第一章绪论ＭＩＣ与１５５３Ｂ系统均采用主从式结构，不会出现总线冲突，具有确定的响应和传输时间。ＭＩＣ总线传输率为１．３３Ｍｂ／ｓ（最大可达２．０Ｍｂ／ｓ），１５５３Ｂ为１．０Ｍｂ／ｓ，两者传输消息最大量均为３３个字（１个命令字与最多３２个数据字），消息传输短，保证了系统的实时性∞１ｔ２６１。ＣＡＮ采取带位仲裁的ＣＳＭＡ／ＣＤ（带有冲突检测的载波侦听多路访问）和非破坏性仲裁技术解决总线冲突，当节点较多且网络通信繁忙时，优先级低的节点可能很长时间不能发送信息，使得网络中信息传输最大延迟时间不确定，而且往往为了提高系统的可靠性而不得不降低数据传输率，因此实时性不如ＭＩＣ与１５５３Ｂ总线．（２）可靠性ＭＩＣ总线为单主机工作方式，采用双冗余总线同时传输具有固定检错能力的双极性曼彻斯特ＩＩ型码编码消息，且每个命令和响应中均包括目标模块及设备地址，提供了充分的数据完整性和诊断能力，只要总线控制器可靠地工作，任何一个远程模块的故障都不会造成整个系统的瘫痪。因此为了提高系统的可靠性，对总线控制器采用冗余备份的方式。当主总线控制器失效时，ＭＩＣ．３２０能自动执行与备用总线控制器之间的交接工作，转由备用总线控制器来接管总线控制权。１５５３Ｂ总线采用双冗余或者多冗余总线的单主机工作方式，只在一条激活总线传输具有固定检错能力的双极性曼彻斯特ＩＩ型码编码消息，另外一条（或者多条）总线处于热备份状态，当激活总线出现故障时才由备用总线重新建立起通信。同ＭＩＣ总线系统一样，任何一个远程模块的故障都不会造成整个系统的瘫痪，为了提高可靠性，对总线控制器采用冗余备份的方式。１５５３Ｂ系统任何时刻都只能由一个ＢＣ控制总线系统，因此采取动态总线控制方式代码和状态字的动态总线控制位来实现两个或多个ＢＣ之间总线控制权的交接［２５］１２６１。ＣＡＮ总线为多主机单总线传输工作方式，当总线开放时，任何节点均可开始发送报文，但只有具有最高优先权报文的节点获得总线访问权，通过位填充和ＮＩ屹方法来编码报文，采用ＣＲＣ差错检验并提供错误处理功能来保证数据传输的可靠性。当ＣＡＮ总线一个节点有问题，不会导致整个系统的瘫痪。在每个ＣＡＮ节点中均设有错误检测、标定和自检，采取监视、循环冗余校验、位填充和报文格式检查措施来检测错误。错误检测具有下列特性：所有全局性错误均可被检测；发送器的所有局部错误均可被检测；报文中的多至５个随机分布错误均可被检测；报文中长度小于１５的突发性错误均可被检测以及报文中的任何奇数个错误均可被检测；对于未检出的已损报文的剩余错误概率小于报文出错率４．７ｘ１０４１１２７］。ＣＡＮ报文传输采用短帧格式，每个数据帧最多含８个字节有效数据，因而传输时间短，受干扰的概率低。ＣＡＮ节点有识别永久性故障和短暂扰动的功能，对短暂的扰动，ＣＡＮ给予错误标定并重发；对故障严重的节点，ＣＡＮ具有自动关闭节点的功能，以切断该节点与总线的联系，使总线上的其它节点及其通信不受影响，具有较强的抗干扰能力。虽然如此，但是ＣＡＮ总线设计中，仍存在着不一致性、不可预测性、信道出错堵塞等漏洞口８１。（３）传输特性ＭＩＣ总线和１５５３Ｂ总线均采用双极性曼彻斯ＩＩ型编码方式和有效性检测的字格式。这种编码本身包含了自定时信息，不需要的信道携带另外传输的位定时信息，具有固定的检错能力、较高的传输带宽以及同变压器耦合的兼容性，能从码型中离析出位同步信息。能够实现较远的传输距离，其总线的最大长度没有限定。ＭＩＣ总线通信介质可以是屏蔽双绞线、光纤电缆、红外连接、电话线连接等串行通信介质。为了实现总线的直接线性耦合配置，ＭＩＣ总线系统收发器基本上均使用满足ＥＩＡＫＳ．４８５电气特性标准的器件．１５５３Ｂ的通信介质可以是屏蔽双绞线或光纤删陋】。ＣＡＮ总线采用双极性非归零码编码，这种编码的波形产生较为复杂，无固有检错能力，并且不能携带位同步信息，必须另外添加时钟信号以保证同步。ＣＡＮ总线的ＣＳＭＡ／ＣＤ访问方式要求网络必须严格同步，在军用车辆这种多网络介质的环境中很难实现。但是随着ＣＡＮ总线的广泛应用及其技术的不断发展进步，相信此类问题会得到妥善的解决。ＮＲＺ编码的信号传输功率较小，不适宣远距离传输。当最大数据传输速率为ＩＭｂｐ／ｓ时，ＣＡＮ总线的最大长度为４０ｍ，任意两个节点之间最大距离为１０ｋｍ（５Ｋｂｐ／ｓ）．通信介质可以是屏蔽双绞线、同轴电缆或光纤。５东南大学硕士学位论文（４）应用场合ＣＡＮ总线在汽车的动力传动控制、车身控制、底盘控制等方面取得了非常成功的应用．由于ＣＡＮ总线本身的特点。其应用范围目前已不再局限于汽车工业，而在过程控制、机械工业、纺织工业、农用机械、机器人、数控机床、医疗器械及传感器等领域更能发挥其强大的能力。此外，由于其已在工业现场广泛应用，并且积累了丰富的经验，因此在武器系统中采用ＣＡＮ总线也是一种行之有效的途径。目前国内已有单位在开展此方面的研究，并在某自行武器系统中采用了ＣＡＮ总线，其性能稳定１１１．ＭＩＣ总线是针对恶劣的军事环境中电力及数据分配和管理而开发的，非常适合于对实时性和可靠性要求较高的应用场合。系统中只有总线控制器具有智能处理器，能实现数据处理和管理的功能，而各远程模块均无智能控制器，仅具有相关的输入输出功能，不能对数据进行处理和管理。因此，在仅需要采集相关的数据信息，并经过控制系统应用程序的分析和处理以实现对固态功率器件（电源开关元件等）或其他数字化可控电子及电机设备的分布式控制系统中，以及数据采集系统中，ＭＩＣ的应用前景非常广阔，如坦克、军用车辆、航空等系统中的电源，数据管理与控制，过程控制、数据采集，传输，自动测试系统等ｐＪｌ２６】。１５５３Ｂ总线在美用飞机上得到了广泛的应用，如Ｆ１６、Ｆ１８、Ｂ５２、ＡＨ－６４，Ｃ１７等。在我用飞机中应用也很广泛，并且制定了相应的标ＧＪＢ２８９Ａ，具体应用包括歼）ｋｎ，歼十，枭龙，Ｌ１５等。由于１５５３Ｂ总线大大地减少了电子设备的体积、重量、复杂性以及电子系统综合费用，提高了电子设备的电磁兼容性、可靠性和容错能力，现在已经成为机动平台电子系统的主要工作支柱，在地面武器上也得到广泛应用。世界上大部分国家军用车辆综合电子信息系统均采用了１５５３Ｂ总线作为主总线。如美国Ｍ１Ａ．２、Ｍ２Ａ３、英国Ｔ７２Ｍ、挑战者２、法国勒克莱尔等。而ＭＩＣ总线作为电气设备管理总线在美军ＭＩＡＩ、Ｍ１Ａ２坦克的电源分配及供配电管理上发挥了巨大的作用，ＭＩｃ系统中可以由ＰＩＭ的微处理器来实现车际间数据信息（语音、图像等）的无线传输，但是这样会加重总线控制器的负荷，系统实时性会受到一定的影响。因此１５５３Ｂ系统在车际间数据信息的传输、战场信息管理系统、定位导航系统和控制显示系统等方面将发挥更大的优势ｆ１］１２５１ｍＪ。１．２．３嵌入式计算机及嵌入式操作系统在军事装备的应用嵌入式计算机是嵌入到对象体系（即宿主系统）中的专用计算机。嵌入式计算机在功能和物理结构上都嵌入在系统中，不于系统运行，是系统的组成部分。一个应用系统按需要可嵌入一台或多台计算机。军事装备中嵌入式计算机是指以芯片、模块、插件或控制器形式“镶嵌”在武器或武器系统内部，智能地完成系统功能地专用计算机，分为设备级（工控机）、板级（单板、模块）、苍片级（ＭＣＵ、ＳＯＣ）。它主要用于武器控制、指挥控制、通信系统、作战仿真、保障系统中，可执行一种或多种特定任务，具有体积小、重量轻、功耗低、适应恶劣环境、实时性强、可靠性高等特点口”。计算机技术的进步与现代化作战的需求，共同推动了军用嵌入式计算机的发展，使得武器系统更加智能化。以美军为例，２０世纪６０年代，美国率先为武器系统设计各种类型的嵌入式计算机。到８０年代，其先进的武器系统（如雷达、卫星、导弹、制导等）基本装备了嵌入式计算机。如系统，以及“三叉戟”潜艇、多用途两栖攻击舰等平台。此外，武器测试设备、训练模拟系统、后勤信息化系统也开始采用嵌入式计算机。８０年代后，美军各军种纷纷提出军用嵌入式计算机计划。如ＡＮ，【胍４３嵌入式战术计算机，主要用于“宙斯盾”系统、先进作战指导系统（ＡＣＤＳ）等舰载战术陆军“空地一体化指挥控制计算机”、海军“Ｅ．－２Ｃ飞机预警系统计算机”以及空军‘＇ＨＡＷＫ－３２计算机技术计划”等等。经过几十年的发展，美军巩固了这一领域的优势地位，拉大了与其他国家在技术上的差距。近几年，由于嵌入式计算机的发展已基本成熟，各军种己不再制定专项计划，但新型武器的研制以及现有武器的改造都会涉及到嵌入式计算机的开发与升级。嵌入式计算机通常由“嵌入式”微处理器、相关的硬件设备（如内部总线、接口以及外部总线）以及嵌入式软件系统三个主要部分组成。微处理器是嵌入式计算机的核心，内部总线则用于插件之间的信息传递。目前军用装备中内部总线主要使用的由ＶＭＥ、ＣｏｍｐａｃｔＰＣＩ，ＰＣ／１０４等妒１。６第一章绪论ＰＣ／１０４嵌入式计算机是以Ｘ８６微处理器作为核心，体积小，功耗低，可靠性好，功能又类似于ＰＣ机，具有开发方便、易于移植等优点，已经广泛用于军事装备之中。实时操作系统（ＲＴＯＳ）是指能对外部事件在限定的时间内作出并完成响应的多任务操作系统，它是嵌入式计算机中的重要的系统资源，与通用平台的操作系统不同，它往往嵌入到目标机硬件设备内部运行，一般用户无法看到它的运行界面，因而又被称为嵌入式操作系统。它往往采用微内核结构，具有实时性、可靠性和可裁减性的特点，非常适合于嵌入式系统和要求实时处理的应用场合。基于武器系统中嵌入式计算机的实时性，可靠性的要求，目前常用的操作系统主要有ｖＲＴＸ、ＰＳＯＳ、ＶｘＷｏｒｋｓ、Ｌｙｎｘｏｓ、ＱＮＸ和Ｌｉｎｕｘ等。ＶｘＷｏｒｋｓ是美国风河（ＷｉｎｄＲｉｖｅｒ）公司设计开发的一种嵌入式实时操作系统，以其极高的可靠性和卓越的实时性被广泛地应用在通信、军事、航空、航天等高精尖技术和实时性要求极高的领域中，如卫星通信、军事演习、弹道制导、飞机导航等。它是目前采用最多的用于开发实时嵌入式系统的实时操作系统之一．１．３课题的主要内容和方案本课题主要研究基于１５５３Ｂ总线的通信系统。１５５３Ｂ总线通信系统主要由用通信电缆连接起来的主控节点（Ｂｃ），远程终端节点（ＲＴ）和可选的总线监视器（ＭＴ）组成。由于１５５３Ｂ接口芯片普遍都能兼容以上三种工作方式，所以系统中的关键是１５５３Ｂ通信卡的设计。以往该卡的设计主要有以下两种方式：（１）使用直接将１５５３Ｂ接口芯片挂载到系统总线的方式（比如芬兰ＥＵＲＯＴＥＣＨ公司的ＣＯＭ一１２５０／１２５１型１５５３Ｂ通信卡）。使用该方法时，电路相对简单，但是大缺点在于由于主机需要对协议芯片频繁地进行读写，系统的资源占用率高。（２）使用智能卡的方式，即通信卡本身具有微控制器。目前主要使用的微控制器有两种：第一种是以３８６处理器作为协议芯片的微控制器（如中国航天五院８３５７所开发的ＨＴ－１３０７型１５５３Ｂ通信卡）。使用该方案的缺点是：①必须扩展数据存储器和程序存储器，系统规模相对庞大：②处理器功耗偏大；＠系统开发非常不方便，因为３８６处理器是相对早期的处理器，目前已没有适用的仿真器等开发设备，更谈不上采用ＪＴＡＧ等目前较为流行的调试方法。第二种是使用ＤＳＰ作为协议芯片的微控制器。ＤＳＰ处理器多用于数字信号处理，功耗低，性能强，带有ＪＴＡＧ调试端口，开发方便。但是采用该方案也有缺点：目前的ＤＳＰ处理器普遍没有集成外部总线仲裁控制器，在使用必须以ＤＭＡ方式外扩数据存储器的１５５３Ｂ协议芯片时，可能会出现时序冲突，甚至读写错误，整个系统可靠性变低。基于多方面考虑，结合现有的１５５３Ｂ总线协议芯片，确定研究设计的通信卡采用智能卡方式，卡上控制器选用一款带有外部总线仲裁控制器的ＡＲＭ处理器。开发的１５５３Ｂ智能通信卡应用于ＰＣ／１０４嵌入式计算机作为主机的１５５３Ｂ通信系统。通信卡上对于１５５３Ｂ协议芯片的操作均通ＬＣ．ＡＲＭ处理器来完成，以最大限度降低通信卡对ＰＣ／１０４主机的资源占用，此外，通信卡上微控制器与ＰＣ／１０４总线的通信使用１啦双１２１ＲＡＭ，该双ＷＲＡＭ主要用于数据的传输、状态命令的交换与一些中断的处理。通信卡的结构如图１．４。７东南大学硕士学位论文Ｐ（ｙ１０４１５５３Ｂ图１．４智能１５５３Ｂ通信卡结构１．４小结本章综述了军用装备中数据总线的研究意义与发展概况，在此基础上，简要介绍了目前在军事装备中较为常用的四种总线标准——ＡＲＩＮＣ４２９、ＣＡＮ、ＭＩＣ和１５５３Ｂ，并对其性能特性与应用场合进行了分析比较。从总体上说，１５５３Ｂ总线目前是军事装备中最为理想且使用范围最广的通信技术的结论．在对１５５３Ｂ通信卡的设计方法进行回顾的基础上，本章明确了论文的主要研究内容一设计一块１５５３Ｂ通信卡，提出了该卡的设计方案。８第二章１５５３Ｂ总线的介绍第二章１５５３Ｂ总线介绍设计的１５５３Ｂ通信卡要能在１５５３Ｂ通信系统中得到应用，必须遵循１５５３Ｂ规范。由于１５５３Ｂ总线主要用于军事装备系统中，因此，不像ＣＡＮ总线那样有非常多的文献资料说明与设计参考．在仔细研究了文献［１５１、【１６］、【”】、［３０］和【３３】的基础上，介绍１５５３Ｂ总线的通信原理。２．１引言【１５】１５５３Ｂ总线最初是在七十年代为适应飞机的发展由美国空军提出的飞机内部电子系统联网标准，其后为了适应各种不同的要求，进行了多次修改。其主要的发展历程为：ｌ、１９７３年美国空军为了Ｆ１６战斗机项目首先提出了ＭＩＬ．Ｓ１Ｉ）－１５５３标准。２、１９７５年美国国防部在工业部与空军和海军的支持下，对１５５３标准进行修改，提出了１５５３Ａ总线标准。３、１９７８年美国汽车工程师协会在美国海陆空三军的支持下，对１５５３Ａ作了进一步的修改，推出了新的国防部ＭＩＬ．ＳＴＤ．１５５３Ｂ总线标准。４、１９８０年，美国空军进一步提出了１５５３Ｂ总线标准的Ｎｏｔｉｃｅ６、１９９３年提出了Ｎｏｔｉｃｅ３．７、１９９６年提出了Ｎｏｔｉｃｅ４。ｌ。５、１９８６年、美国汽车工程师协会再次在国防部的支持下提出了Ｎｏｔｉｃｅ２。１５５３Ｂ总线不但是美国的军用标准，在其他国家与国际组织的标准中也被广泛采用：例如北约的ＮＡＴＯＳＴＡＮＡＧ３８３８，ＡＳＣＣＡｉｒＳｔａｎｄａｒｄ５０／２，英国的ｕＫＤＥＦＳＴＡＮ００－１８（ＰＡＲＴ２）／ｉｓｓｕｅｌ，俄罗斯ＧＯＳＴ２６７６５．５２．８７，中国ＧＪ－Ｂ２８９Ａ。２．２１５５３Ｂ总线的系统组成１５５３Ｂ总线是为军用飞机、舰船与军用车辆内各自动化设备之问集成数据交换而设计的。总线上传送的消息具有高反复性，并且消息的内容与周期都是预先计划好的。各节点需要对消息有出错处理的能力。因此，各自动化设备需要一个由各自分别供电的用于对外数据接口的１５５３Ｂ通信终端，１５５３Ｂ标准将这种通信终端称为总线控制２ｆ４Ｂｃ），远程终端（Ｒ：Ｄ和监视器叫Ｄ。１５５３Ｂ总线标准对于电气特性有着严格的规定，各终端在硬件设计上必须完全满足规范中的要求。总线标准中还定义了所有的可能使用的消息协议格式，与电气特性规定不同，具体使用什么消息协议，完全由设计者自己来选择。标准中对于ＢＣ，ＲＴ与ＭＴ之间如何互联并没有详细的规定，只有两点要求：（１）在一条数据总线ｋ＿ＲＴ的数日不能超过地址号所能达到的最大值（即３１）；（２）在总线上只能有唯一一个ＢＣｐｗ。２．２．１１５５３Ｂ总线的基本特征１５５３Ｂ总线是一种集中式的时分串行总线，其主要特点是分布处理、集中控制和实时响应。其可靠性机制包括防错功能、容错功能，错误的检测和定位、错误的隔离、错误的校正、系统监控及系统恢复功能。总线采用双冗余系统，有两个传输通道，保证了良好的容错性和故障隔离。综合起来１５５３Ｂ总线有以下几个特点Ⅲ：（１）实时性好东南大学顽士学位论文１５５３Ｂ总线的数据传输率为１Ｍｂｐｓ，采用曼拐斯特ＩＩ型编码方式，见图２．１。采用这种编码方式是因为其适用于变压器耦合。由于直接耦合不利于终端故障隔离，会因为一个终端故障而造成整个总线网络的完全瘫痪，所以其协议中明确指出不推荐使用壹接耦合方式。每条消息最多包含３２个数据字，传输一个固定不变的消息所需时间短。１№咖【曲．磁似．∞．Ｄ＾融秭．Ｍ舶《疆留取琢睫甄艇ＬⅡ（＋’．固一ｏ一图２．１曼彻斯特Ｈ型编码（２）合理的差错控制措施和特有的方式命令为确保数据传输的完整性，１５５３Ｂ采用了合理的差错控肯Ｂ措施——反馈重传纠错方法。当ＢＣ向某一ＲＴ发出一个命令或发送一个消息时，ＲＴ终端应在给定的响应时间内发回一个状态字，如果传输的消息有错，终端就拒绝发回状态字，由此报告上次消息传输无效。而特有的方式命令不仅使系统能完成数据通讯控制任务，还能检查故障情况并完成容错管理功能。（３）总线效率高总线形式的拓扑结构对总线效率的要求比较高，为此１５５３Ｂ对涉及总线效率指标的某些强制性要求如命令响应时间、消息间隔时间以及每次消息传输的最大和最小数据块的长度都有严格。（４）具有命令，响应以及‘广播”通讯方式ＢＣ能够以‘‘广播”方式向所有ＲＴ发送一个时间同步消息，这样总线上的所有消息传输都由总线控制器发出的指令来控制，相关终端对指令应给予响应并执行操作。这种方式非常适合集中控制的分布式处理系统。２，２．２１５５３Ｂ总线的节点【１５】【１６１１１１ｆ，哪！５５３Ｂ总线的终端有三种，总线控制器总线控制器（Ｂｃ）。远程终端ｆＲＴ）和监视器（ＭＤ［３１１，（１）ＢＣ为所有的传输来提供流量的控制。全系统使用命令，响应机制，ＢＣ是所有数据通信的“源头”。所有在总线上的命令和数据都由一个单独的ＢＣ激活，除了ＢＣ，任何终端无法激活总线通信。ＢＥ的责任是，确保它的信息计划表能为所有对时间依赖性较强的处理过程提供合理的任务分配。除了个别事务类型以外，ＲＴ可为当前进行的总线事务的成功或失败提供状态指示。为了实现完整的总线控制模式，１５５３Ｂ标准尽量要求ＲＴ在制定的时间间隔内回应ＢＣ发出的命令。如果回应在标准所指定的时间间隔内末被接收到，ＢＣ有权判断当前事务正处在“无回应”状态，并继续进行它的下一个任务过程。这种分配方式意味着可以确保没有总线事务会超过限定时间，否则一个超时的任务会影响其它的总线事务，造成中断或暂停。（２）ＲＴ的主要工作是为了子系统传输数据提供接口。它必须对于ＢＣ发出的命令字进行响应，返回当前自己的状态，并且进行必要的数据的输入输出。～般而言，ＲＴ不具备类似于ＢＣ对于总线的控制能力，但是对于有相当处理能力的设备而言，ＲＴ可以作为潜在的后备ＢＣ，在某些特定的时候通过与ＢＣ的协商处理来接替ＢＣ的功能。（３）ＭＴ侦听所有的信息，并且对总线上数据进行相应的存储。它的主要包括：为数据存储１０第二章１５５３Ｂ总线的介绍记录器或者远程遥测进行数据的采集，在线监视总线系统的运行状态。除了上述三种基本组成单元，还需要与传输线缆与总线耦合器一起构成１５５３Ｂ通信系统。１５５３Ｂ总线的传输线缆一般为屏蔽双绞线，部分情况下使用光纤（１７７３总线，１５５３Ｂ总线的光纤佳输介质版本）１５１１３２１。总线耦合器是用于将终端和数据总线隔离开，耦合器包含两个匹配隔离电阻和一个变压器，耦合器的功能是为了防止由于单个分支节点的断路而带来的主总线上的短路，并能够有效的防止由于终端带来的数据总线上波形的畸变。２．２．３１５５３Ｂ总线的电气特性ｉ刈ｐ耐１５５３Ｂ总线的传输介质是由屏蔽双绞线和多个接线端而组成的。每一个连接到总线上的终端都必须使用一个接线端。总线的两端各需要一个与双绞线自身阻抗榴匹配的电阻（士２％范围）。这样，可以使得数据总线在电气性能上像无限长的传输线。用于连接终端和总线的接线端，提供了“局部”负载但同时也造成了连接端的阻抗失配。这种失配，如果不合理控制的话，将带来信号反射并且降低总线的性能，所以，总线与接线端性能参数必须符合规范，表２．１规定了传输介质的特性。表２．１传输线缆要求传输线缆电容特性特征阻抗电缆衰减线缆绞合屏蔽覆盖线缆终端直接耦舍方式接线距离远距离耦合方式接线距离屏蔽双绞线线间电容不大于３０ｐｆ／２５．４ｅｍ（１英尺）１ＭＨｚ频率下７０Ｑ～８５Ｄ．１ＭＨｚ频率下不大于１．５ｄＢ／２５．４ｍ（１００英尺）每２５．４ｅｍ（１英尺）绞合不小于四次不小于９０％线缆阻抗（士２％）最长２５．４ｃｍ（Ｉ英寸）最长５．０８ｍ（２０英寸）直接耦合与变压器耦合。如图２．３所示．１５５３Ｂ标准规定了两种终端连接到总线的方式变压嚣耦合数据总线终端终端图２．２两种节点接入方式两种连接方式的不同主要在于变压器耦合方式使用了一个变压器来连接到接线端。在两种方式ｌｌ东南大学硕士学位论文中，每根线上郡使用了隔离电阻，在直接耦合方式中，隔离电阻一般是在终端之中，而变压器祸合方式中，．隔离电阻是和耦合变压器一起集成在一起而被称为总线耦合器。两种方式的另一个不同在于终端到接线端的长度的区别，直接耦合方式最长不得超过２５．４ｅｍ（１英寸），而变压器耦舍最长可达到５．０８ｍ（２０英寸）。因此，在使用直接耦舍方式得系统中，数据总线在布线时必须尽可能的靠近终端，而使用变压器耦合方式的系统则有比较大的余地。有一点必须要指出的是，在使用直接耦合方式时，系统要能够接受由于接线端而带来的阻抗失配的影响。因此，在安置接线端的地方，必须进行仔细的权衡分析，并且进行测试来判断波形的畸变是否会对总线的数据传输带来问题。对于直接耦合方式与变压器耦合方式，１５５３Ｂ标准对于其波形方面也有着不同的电气特性规定，主要特性具体如表２．２所示。表２．２输出波形电气特性要求变压器耦合直接耦合６～９Ｖ２５ｎｓ条件输入电平过零稳定上升／下降时间最大畸变最大噪声上／下电噪声１８～２７Ｖ２５０ｎｓｐ～ｐ（峰峰值）ｌＯ％～９０％１００～３００ｎｓ士９００．０ｍＶ１４ｍＶ±２５０．０ｍＶ１００～３００ｎｓ．Ｉ－３００．０ｍＶ５ｍＶ４－９０．０ｍＶＰｅａｋ（峰值）Ｐｅａｋ（峰值）２．３1553B总线的传输协议与帧格式【15］［16Ⅱ171****1331１５５３Ｂ总线的控制，数据流，状态包括与管理都是通过三种消息字来实现的。这三种消息字分别为：命令字（Ｃｏｍｍａｎｄｗｏｒｄｓ）、数据字（Ｄａｔａｗｏｒｄｓ）和状态字（ＳｔａｔＩＩｓｗｏｒｄｓ）。籀器口丑工正口丑工正口五王Ｅ口丑珊ＣＯ删Ａ摊ＯＷＯ∞Ｏ＾ＴＡＷＯＲＤ滞耥觥搿仃ＰＡＲ：ＰＡＲＩＴＹＢＩＴ誊垂委鲞耍羞晷凳蔷萋｜§蒜嚣茎ｌｌｌｌｌｉ｜第二章１５５３Ｂ总线的介绍度为２０位比特，且由３部分组成：同步域（ＳＹＮＣ，占用三个比特位），消息域（１６个比特），校验域（ＰＡＲ，１个比特）。同步域可以使得解码时钟在每一个新的字传输的时候进行重新同步，消息域根据字的类型不同彼此区别。校验域采用奇校验的方式，这是对一个字（１６个比特的消息域数据）的校验。三种字的格式如图２．３所示。２．３．１命令字、状态字与数据字命令字与状态字使用同样的同步位，为正到负的跳变，占用三个比特位。而数据字使用的同步位和命令字与状态字使用的同步位相反，为负到正的跳变。然而控制字都是由Ｂｃ而向ＲＴ发出的，ＢＣ知道哪一个ＲＴ接收命令，ＢＣ通过将发出的ＲＴ地址与接收到状态字中的ＲＴ地址相比较，来验证ＲＴ回复了状态字。这种比较总是很明确的，因为ＢＣ本身是没有地址的。命令字的格式如表２．３所示：翱３命令字格式位域比特长度名称１．３３Ｓｙｎｃ（同步）４—８５ＲＴａｄｄｒｅｓｓ（ＲＴＪ也址）９ｌＴ／Ｒ比特ｌＯ．１４５Ｓｕｂａｄｄｒｅｓｓ／Ｍｏｄｅ（子地址，方式码标志）１５一１９５Ｄａ＋，ａｗｏｒｄｃｏｕｎｔｑｖｌｏｄｅ（数据字计数，方式码）２０ｌＰａｒｉｔｙ（校验）ＲＴ使用同步位来判别命令字。如果判断出是命令字的话，ＲＴ将命令字中的地址与自身的地址相比较，并判断其是否为广播地址。由于状态字含有地址码信息，所以ＲＴ总能够判断使用正到负跳变同步位的字是否为其必须响应的命令字。因此，ＲＴ总能够区分命令字、状态字与数据字。如果ＲＴ检测到对应于其地址的命令字，它将解码Ｔ瓜位，逻辑‘ｌ’表示ＲＴ需要发送数据，‘０’表示ＲＴ将接收数据。最后，Ｒ１懈码子地地方式码位域。如果ＲＴ判断出这是一个方式码命令字（ＲＴ子地址位域为全Ｏ），Ｒ１将把Ｄａｔａｗｏｒｄｃｏｕｎｔ，ＩＶＩｏｄｅ位域解释为方式码，否则将Ｓｕｂａｄｄｒｅｓｓ／Ｍｏｄｅ位域解释成子地址。并且将ＤａｔａｗｏｒｄｃｏｕｎＶＭｏｄｅ６立．域根据Ｔ／Ｒ位的值解释成将要接收还是发送的数据字计数。最后一位为校验位，使用奇校验方式。状态字的格式如表２．４所示：表２．４状态字格式位域比特长度名称１．３３Ｓｙｎｃ（同步）４．８５ＲＴａｄｄｒｅｓｓ（ＲＴ地址）９ｌＭｅｓｓａｇｅｅｒｒｏｒｌＯｌＩｎｓｔｒｕｍｅｎｔａｔｉｏｎ１１ｌＳｅｒｖｉｃｅｒｅｑｕｅｓｔ１２．１４３保留１５１Ｂｍａｄｃａｓｔｃｏｍｍａｎｄｒｅｃｅｉｖｅｄ１６ｌＢｕｓｙ１７ｌＳｕｂｓｙｓｔｅｍｆｌａｇ１８ｌＤｙｎａｍｉｃｂｕｓｃｏｎｔｒｏｌａｃｃｅｐｔａｎｃｅ１９ｌＴｅｒｍｉｎａｌｆｌａｇ２０ｌ校验Ｒ１ｒ在接收到来自Ｂｃ的命令后，将返回状态字，除非接收到的是广播地址命令。同步位域和地址位域在介绍命令字时进行了说明。９～１９位为状态位。第九位为Ｍｅｍｇｃｅｒｒｏｒｂｉｔ，该位的置位表明Ｒ碟收到的命令字有误，不符合标准。１３东南大学硕士学位论文第十位为Ｉｎｓｔｒａｍｃｎｔａｔｉｏｎｂｉｔ，在命令字中该位须为‘Ｉ’，在状态字中该位需为‘０’。这一位主要是为了使ＭＴ能够分辨状态字与命令字。第十一位为Ｓｅｒｖｉｃｅｒｅｑｕｅｓｔｂｉｔ，该位的置位表示Ｒ侑发送数据的需求．第十二至十四位为保留位。第十五位为Ｂｒｏａｄｃａｓｔｃｏｍｍａｎｄｒｅｃｅｉｖｅｄｂｉｔ，该位表示Ｒ１接收到了有效的广播信息。这里要说明的是。ＲＴ在接收到广播命令后并不会发送状态字，只有在ＢＣ发送ＴｒａｎｓｍｉｔＳｔａｔｕｓ或者ＴｒａｎｓｍｉｔＣｏｍｍａｎｄｍｏｄｅＬａｓｔｃｏｄｅ方式码命令后，ＲＴ才会在状态字中将该位置位。第十六位为Ｂｕｓｙｂｉｔ，表明ＲＴ无法通过其子系统接口发送或者接收数据；对于ＢＣ发出的接收还第十七位为Ｓｕｂｓｙｓｔｅｍｆｌａｇ是发送数据的命令字，ＲＴ无法正常响应。ｂｉｔ，该位置位表明ＲＴ的子系统遇到问题。ｂｉｔ，这是和动态总线控制方式码相关的位，该位的置第十八位为Ｄｙｎａｍｉｃｂｕｓｃｏｎｔｒｏｌａｃｃｅｐｔａｎｃｅ位表明该ＲＴ将接管ＢＣ的功能，同时通知原ＢＣ转变成为ＲＴ或者ＭＴ。第十九位为Ｔｅｒｍｉｎａｌｆｌａｇｂｉｔ，该位置位表明ＲＴ硬件故障。数据字的定义相对简单，为三位的同步位，十六位数据，和最后以为奇校验位。２．３．２非广播帧数据总线的最主要功能就是为系统间的数据交换提供一个媒介。数据的交换是基于消息帧传送的方式，１５５３Ｂ标准定义了十种帧传输格式，所有的帧格式都是基于上面所提到的三种消息字的组合．这十种帧传输格式又可以两种类型，非广播帧与广播帧。非广播帧一共有六种，分别为：ＢＣ．ＲＴ，ＲＴ－ＢＣ，ＲＴ－ＲＴ，无数据方式码帧，有数据发送方式码帧和有数据接收方式码帧。帧的格式如图２．４所示。盼雨匾墨蔓围”围。凰，震硼ＮＥ》汀ＭｏＤＥⅥｌｏＤＡＴＡｆｌ＿）ＭＯＤＥ匾弘萱函叠ＮＥＸｔＷ１１ＨＤＡＴＡ０３ＭＯＤＥＷ１１ＨＤＡＴＡ（两匾圈。图·震霪图２．４非广播帧格式１４●；ｌＮＴＥＦｔＭＥＳＳＡＳＥＧＡＰＯ一冉Ｅ８ＰＯＮＳＥＴｉＭＥ非广播帧的传输是基于命令，响应机制，所有的ＲＴ在接收到无错误的命令字之后必须返回状态字，这样的一种握手方式也就成为了ＲＴ接收到命令字的应蒈。ＢＣ．Ｒ１帧是指ＢＣ首先向指定ＲＴ的某子系统地址发出接收命令字，ＲＴ做好接收准备，紧接着ＢＣ就发出数据。ＲＴ根据接收到的数据与命令字来作出相应的响应，发送回状态字。这个响应的过程最长１２ｐｓ。帧传输完成后，ＲＴ就需要准备着下一个帧的传输。扶整体的角度看，ＲＴ大约有５６Ｉｌｓ的时间来将数据传送到子系统或者保存在缓存中。５６坶时间是这样计算出来的：响应反应时间１２忡，状态字传输时间２０ｐｓ，帧间时隙最小４岫，命令字发送时间２０ｐｓ，一共加起来５６Ｉｉｓ。第二章１５５３Ｂ总线的介绍ＲＴ－ＢＣ帧是Ｂｃ先向酊发送数据发送命令字，ＲＴ确认后而发送状态字并且发送命令字所请求的数据字。ＲＴ并不预先知道ＢＣ命令字的时序安排，并且其在知道确认命令字有效后才回作出响应，所以ＲＴ需要有能力在２８ｖｓＦｑ从子系统获取要发送的数据。２８岫具体是状态字响应时间１２岫，加上状态字传输时间２０ｔａｓ，再减去通过编码器和发送器的延时。ＲＴ－ＲＴ帧允许了ＲＴ终端不通过ＢＣ而直接发送数据到另一ＲＴ终端，然而。ＢＣ在这一过程中仍然可以获得并使用该数据。ＢＣ首先发送数据接收命令字，然后发送数据发送命令字。接收到发送命令字的ＲＴ，首先囿应发送状态字并且紧接着发送数据字，接收到数据接收命令字的ＲＴ接收数据，并且在接收完成后回应状态字。无数据方式码帧，有数据发送方式码帧和有数据接收方式码帧，都涉及到方式码命令字。方式码命令专门用于ＢＣ通信或终端（或子系统）错误故障的监控，诊断和控制管理。当总线控制器发出的指令中子地址位域全为‘０’或全为‘１’时，此命令为方式码命令，而具体是哪一种方式命令，则由数据字计数，方式码域来表示，方式命令的种类及其是否代数据字与是否为广播方式如表２．５所示．表２．５方式码命令Ｔ，ＲＭｏｄｅＣｏｄｅＦｕｎｃｔｉｏｎＤａｔａＷｊｒｄＢｒｏａｄｃａｓｔｌｌｌｌｌｌｌｌｌ１ＯＯＯＯＯ００００ｌ０００１００００ｌｌ００１００００１０ｌ００１１０００ｌＩｌ０１００００ｌ００１ＤｙｎａｍｉｃＢｕｓＣｏｎｔｒｏｌＳｙｎｃｈｒｏｎｉｚｅＴｒａｎｓｍｉｔＳｔａｔｕｓＩｎｉｔｉａｔｅＳｅｌｆ－ｔｅｓｔＴｒａｎｓｍｉｔｔｅｒＳｈｕｔｄｏｗｎＯｖｅｒｒｉｄｅＴＩａｎｓｍｉｔｔｅｒＳｈｕｔｄｏｗｎＩｎｈｉｂｉｔＴｅｒｍｉｎａｌＦｌａｇＢｉｔＯｖｅｒｒｉｄｅＩｐｈｉｂｉｔＲｅｓｅｔＲｅｍｏｔｅＲｅｓｅｒｖｅｄＮｏＮｏＮｏＹｅｓＮｏＹｅｓＹｅｓＷｏｒｄＮｏＮｏＮｏＮｏＮＯＦｌａｇＢｉｔＮ０ＮｏＮｏＹｅｓＹｅｓＹｅｓＹｅｓＴｅｒｍｉｎａｌＴｅｒｍｉｎａｌＴＢＤ（Ｔｏｂｅｄｅｍ＇ｍｉｎｅｄ）ＩＩｌｌ０ｌｌＯＯＩ／００１１１１ｌｏｏＯＯ１０００１１００１０１００１１１０１００１０１０１１０１１０ｌｌＲｅｓｅｒｖｅｄＴｒａｎｓｍｉｔＶｅｃｔｏｒＳｙｎｃｈｒｏｎｉｚｅＴｒａｎｓｍｉｔＬａｓｔＣｏｍｍａｎｄＴｒａｎｓｍｉｔＢＩＴＷｏｒｄＳｅｌｅｃｔｅｄＴｍＩｌｓｍｍｅｒＳｈｕｔｄｏｗｎＯｖｅｒｒｉｄｅＳｅｌｅｃｔｅｄＴｒａｎｓｍｉｔｔｅｒＲｅｓｅｒｖｅｄＮｏｌＴＢＤＮｏＹｅｓＮｏＮｏＷｏｒｄＹｅｓＹｅｓＷｏｒｄＹｅｓＹｅｓＹｅｓＹｅｓＹｅｓＹｅｓＳｈｕｔｄｏｗｎＹｅｓＴＢＤｆＩＩ／０Ｉ１１１１１ＲｅｓｅｒｖｅｄＩＩＴＢＤＹｅｓ方式码命令主要有：动态总线控制（０００００）；同步（００００１）；发送上一状态字（０００１０）；启动自测试（０００１１）；发送器关闭（００１００）；取消发送器关闭（００１０１）；禁止终端标准位（００１１０）；取消禁止远程标志位（００１０１）；复位远程终端（０１００００）：发送矢量字（１００００）；不带数据字的同步（１０００１）；带数据字的同步（１００１０）；发送字检测字（１００１Ｉ）；选定的发送器关闭（１０１００）；取消选定的发送器关闭（１０１０１）．１５东南大学硕士学位论文２．３．３广播帧广播帧一共有四种，分别为Ｂｃ到ＲＴ的广播，ＲＴ到ＲＴ的广播，无数据字方式码命令字广播，代数据字方式码命令字广播。帧的格式如图２．５所示．Ｎ￡ＸＴＲＴ－ＲｒＭＯＯＥＷ船Ｄ＾１胰圜叠ＭｏＤＥ坩ＩＴＨ掌＝ＩＩＣＩＥＲＭＥＳＳＡＧ拦ＧＡＰＤ＾１．Ａ０竺ＲＥ８Ｐｏ时Ｓ￡ＴＩＭＥ图２．５广播帧格式广播帧的格式与非广播帧基本相同，区别有两点：（１）ＢＣ发出的控制字中ＲＴ地址为３１（１１１１１）；（２）ＲＴ终端在接收到消息后而不需要回复状态字。广播帧只可用于ＲＴ接收数据。很显然，由于多个终端不能在同时发送数据，ＲＴ－ＢＣ帧和有数据发送方式码帧两种帧模式不存在广播的方式，这样会带来总线的冲突。ＲＴ到ＲＴ的广播帧，是ＢＣ先广播发送数据接收命令字，然后再对某一ＲＴ发送数据发送命令字，从而实现单一ＲＴ到多个ＲＴ的直接广播数据发送。对于广播方式码帧，并不是所有的方式码命令都可以使用，只能发送表２．５中规定的允许广播的方式码。２．４１５５３Ｂ总线网络的结构与拓扑㈣１５５３Ｂ总线一共有三种常用的拓扑结构，这里的拓扑不是指ＢＣ，后备ＢＣ，ＲＴ的具体的相对位置，而更多的是指一种控制的层次关系。这三种拓扑结构为：单层结构，多层结构和等级结构。１５５３Ｂ总线上的节点不仅仅局限于单一功能的ＢＣ，Ｒ１ｒ和ＭＴ，除此以为，还有一类特别的节点，就是后备ＢＣ。由于在１５５３Ｂ总线中，ＢＣ是不可缺少的节点，所以后备ＢＣ也显得非常关键。后备ＢＣ同时具有ＲＴ和ＢＣ的功能，平时是作为ＲＴ节点，在＿＝ｊＺＢＣ出现某种情况不能继续担任ＢＣ节点时，通过交接机制来接管ＢＣ的功能。１５５３Ｂ总线的三种拓扑如图２．６所示。单层结构是最为常用的结构，通常是由一个ＢＣ，一个备份Ｂｃ和多个ＲＴ组成的。备份ＢＣ时刻准备着在ＢＣ出现问题时接管ＢＣ的功能，这种单层结构的可靠性在过去的应用中已经得到了很好的验证，可以用于非与飞行密切相关的应用。多层结构中，有一个节点能够同时挂载到两个１５５３Ｂ总线上，在其中一个总线上是作为备份ＢＣ，而在另一根总线上却作为ＢＣ。在备份ＢＣ没有接管ＢＣ功能时，作为ＲＴ而存在。多层结构的拓扑使得更多的ＲＴ终端可以集成到一个系统中，另一方面系统也能够通过标准提供的特定功能（子系统）被分成多个子系统总线。等级结构与多层结构一样同样需要能够同时挂载到两个１５５３Ｂ总线上的节点，但是与多层结构不同的是，这个节点在主总线上是作为ＲＴ存在，它接收主总线上的数据然后发送到其另一接１２１连接的子总线上．在子总线上的控制字可以是作为数据字从主总线上而接收到的，也可以是子总线ＢＣ本身１６蔓三兰垄璺堡塑坌望控制表中的命令。等级结构可允许更多的ＲＴ集成到一个系统中，同时在主总线级别上保持了更大的控制．单层结构ｏ＾斤多层结构戳一１Ｔ一一一上面＊’一上一上呷一上—ｒ下ＲＷＢＢＣ１ｌ一ｌ上—ｒ下酊∞ＩＩ盯上上＿一上。等级结构≈图２．６１５５３Ｂ总线常见拓扑结构２．５小结本章主要从１５５３Ｂ总线的特点、组成、电气特性、协议与结构等方面对１５５３Ｂ总线作了一个总体介绍。１５５３Ｂ总线是一种时分制指令响应式多路传输数据总线，传输率为ｌＭｂｐｓ，采用曼彻斯特Ⅱ型编码方式。１５５３Ｂ总线的组成终端有三种，总线控制器总线控制器∞ｃ），远程终端皿＿Ｉ）和监视器Ｏ“１）。终端连接到总线有直接耦合与变压器耦合两种方式。１５５３Ｂ总线的控制，数据流，状态包括与管理都是通过命令字（Ｃｏｍｍａｎｄｗｏｒｄｓ）、数据字（Ｄａｔａｗｏｒｄｓ）和状态字（Ｓｔａｔｕｓｗｏｒｄｓ）这三种消息字来实现的。１５５３Ｂ标准一共定义了十种帧传输格式，常见的有三种拓扑结构为：单层结构，多层结构和等级结构。１７第三章基于ＰＣ／１０４的１５５３Ｂ总线智能通信卡的硬件设计第三章基于ＰＣ／１０４的１５５３Ｂ总线智能通信卡的硬件设计本章讨论如图１．３所示的１５５３Ｂ总线智能通信卡的硬件设计。该通信卡采用ＰＣ／１０４总线结构，卡上的控制器使用三星公司的ＡＲＭ７内核处理器ｓ３ｃ４４８０Ｘ，１５５３Ｂ协议芯片使用ＵＴＭＣＢＣＲＴＭ，与Ｐｄｌ０４总线的通信使用ＩＤＴ公司的双口洲ＩＤ，ｒ７０２５。司的３．１硬件总体结构该智能通信卡以ＡＩｔＭ处理器为核心，外扩程序ＦＬＡＳＨ存储器ＳＳＴ３９ＶＦ０４０、ＳＭ字节ＳＤＲＡＭＨＹ５７Ｖ６４１６２０、１５５３Ｂ协议芯片ＢＣＲＴＭ及Ｘ叹ＵＩＲＡＭＩＤＴ７０２５同时也挂在ＡＲＭ总线上。为调试方便，还扩展了一个串口和以太网芯片ＲＴＬＳ０１９ＡＳ。通信卡总体结构如图３．１所示。图３．１通信卡硬件设计框图下面在对三星越ｔＭ７处理器ｓ３Ｃ“ＢＯＸ、１５５３Ｂ总线协议芯片ＢＣＲｌＭ和１５５３Ｂ总线收发器进行简介的基础上，讨论相关的具体硬件设计．３．２三星ＡＲＭ７处理器Ｓ３Ｃ４４ＢＯＸＡＲＭ是高性能的３２位ＲＩＳＣ处理器内核，目前，采用ＡＲＭ内核的处理器已遍及工业控制、消费类电子产品、通信系统、两络系统、无线系统等各类产品市场，占据了３２位魁ｓＣ处理器７５％以上的市场份额。舢咖处理器有５个产品系列；ＡＲＭ７、ＡＲＭ９、ＡＲＭ９Ｅ、ＡＲＭｌ０和ＳｅｅｕｒＣｏｒｅ。其中ＡＩｔＭ７系１８东南大学硕士学位论文列是低功耗的３２位ＲＩＳＣ处理器，最适合用于对价位和功耗敏感的应用场合。ＡＲＭ７系列处理器具有如下特点脚Ｊ：（１）具有嵌入式ＩＣＥ—ＲＴ逻辑，调试开发方便；（２）极低的功耗，适合对功耗要求高的应用场合；（３）能够提供０．９ＭＩＰＳ／ＭＨｚ的三级流水线结构；（４）代码密度高并支持１６位的Ｔｈｕｍｂ指令集；（５）对操作系统的支持广泛，包括ＷｉｎｄｏｗｓＣＥ、Ｌｉｎｕｘ、ＰａｌｍＯＳ等；（６）指令系统与ＡＲＭ９系列、ＡＲＭ９Ｅ系列和ＡＲＭＩＯＥ系列兼容，便于用户的产品升级换代；（７）主频最高可达１３０ＭＩＰＳ，高速的运算处理能力能胜任绝大多数的复杂应用。ＡＲＭ７系列处理器包括如下几种类型的内核：ＡＲＭ７ＴＤＭＩ、ＡＲＭ７ＴＤＭｌ－Ｓ、ＡＲＭ７２０Ｔ、ＡＲＭ７ＥＪ．其中，ＡＲＭ７ＴＤＭＩ是目前使用最广泛的内核，其名称的含义如下：（１）Ｔ：支持１６位指令集Ｔｈｕｍｂ：（２）Ｄ：支持片上调试；（３）Ｍ：内嵌硬件乘法器，可得到６４位结果；（４）Ｉ：嵌入式ＩＣＥ，支持片上断点和调试点。Ｓ３ＣＡ４ＢＯＸ是三星公司推出的基于ＡＲＭ７ＴＤＭＩ成Ｊ核的处理器，工作频率最高为６６ＭＨｚ，Ｔ作电压为３．３Ｖ，ＡＲＭ７ＴＤＭＩ内核的工作电压仅为２．５ｖ，大大降低了芯片的功耗。为了减少构建系统的总成本，Ｓ３ＣＡ４８０ｘ包含了许多常用的器件，主要有以下几种ｐ升：（１）８ＫＢ内部Ｃａｃｈｅ，也可作为ＲＡＭ使用；（２）内存控制器，带有８个Ｂａｎｋ，最大存储容量为２５６ＭＢ，支持ＲＯＭ、ＦＬＡＳＨ、ＳＤＲＡＭ；（３）２路ＵＡＲＴ口，最高波特率１１５２００ｂｐｓ，带握手信号；（４）５个ＰＷＭ定时器和１个内部定时器；（５）７１个通用加口线；（６）３０个中断源，其中有８个外部中断源；（７）５种电源管理模式：正常、慢速、闲置、ＬＣＤ空闲和停止；（８）实时时钟，使用３２．７６８ＫＨｚ的晶振，带有备用电源，可输出正确的日期和时间；（９）带锁相环的时钟信号发生器。Ｓ３ＣＡ４ＢＯＸ的硬件结构如图３．２所示，其中的ＣＰＵ单元包括ＡＲＭ７３＂Ｄ肭核、写缓存和８ＫＢ的Ｃａｃｈｅ，除此之外，还集成了大量的外围器件，提供了丰富的功能。Ｓ３Ｃ４４ＢＯＸ内部包含两条总线：系统总线和外围总线，系统总线连接基本模块，包括ＡＲＭ７ＴＤＭＩ核、内存控制器、中断控制器、电源管理等；外围总线连接外围模块，如串口、１２ｃ总线、通用ＦＯＩｌ、定时器、实时时钟等．第三章基于ＰＣ／１０４的１５５３Ｂ总线智能通信卡的硬件设计图３．２３．２．１Ｓ３Ｃ４４ＢＯＸ的组成模块ＡＲＭ７ＴＤＭＩ的编程模型【卅（１）处理器工作状态ＡＲＭ７ＴＤＭＩ有两种工作状态：ＡＲＩｖｌ和Ｔｈｕｍｂ。在ＡＲＭ状态执行３２位指令时，有最高的性能；在Ｔｈｕｍｂ状态执行１６位指令时，性能略有损失，但有较高的代码密度。处理器可以在这两种状态间自由切换，开发者可根据自己的实际需要选择使用哪种状态。（２）内存格式ＡＲＭ７ＴＤＭＩ将存储器看作是从零地址开始的字节的线性组合。从零字节到第三个字节放置第一个字（３２位），从第四个字节到第七个字节放置第二个字，依此类推。作为３２位的处理器，ＡＲＭ７ＴＤＭＩ所支持的最大寻址空间为４ＧＢ（２”字节）。变量的存放有大端模式和小端模式之分，所谓大端模式是指最高字节存放在最低地址；小端模式是指最低字节存放在最低地址。（３）运行模式ＡＲＭ７ＴＤＭＩ的７种运行模式如下：①Ｕｓｅｒ（ｕｓｒ）：用户模式；②ＦＩＱ（ｆｉｑ）：快速中断，用于支持数据传送；③ＩＲＱ（ｉｒｑ）：通常的中断处理；④Ｓｕｐｅｒｖｉｓｏｒ（ｓｖｃ）：操作系统的保护模式；⑤Ａｂｏｒｔｍｏｄｅ（ａｂｔ）；读存储器失败；垄重奎兰塑主兰堕堡苎⑥Ｓｙｓｔｅｍ（ｓｙｓ）：操作系统的模式；⑦Ｕｎｄｅｆｉｎｅｄ（ｕｎｄ）：未定义的指令。模式之间的转换可以用软件控制，也可以通过外部中断或异常处理改变。（４）寄存器ＡＲＭ７ＴＤＭＩ一共有３７个３２位寄存器——３１个通用寄存器和６个状态寄存器。但这些寄存器不能被同时访问，处理器状态和运行模式决定了可以访问哪些寄存器。在ＡＲＭ状态，可同时访问１６个通用寄存器（Ｒ０～Ｒ１５）和一到两个状态寄存器（ＣＩ＇ＳＲ和ＳＰＳＲ）。每个模式都有自己的影子寄存器，与用户模式的寄存器相互。Ｒ１４也称作连接寄存器ＬＲ。当执行ＢＬ子程序调用指令时，Ｒ１４得到Ｒ１５（程序计数嚣ＰＣ）的备份；其它情况下，Ｒ１４用作通用寄存器。寄存器Ｒ１５用作程序计数器（Ｐｃ），指示当前预取的指令地址。ＣＰＳＲ可在任何运行模式下被访问，它包括条件标志位、中断禁止位、当前处理器模式标志位，以及其他一些楣关的控制和状态位．每一种运行模式下又都有一个专用的状态寄存器，称为ＳＰＳＲ，当异常发生时，ＳＰＳＲ用于保存ＣＰＳＲ的当前值，从异常退出时则可由ＳＰＳＲ来恢复ＣＰＳＲ。由于用户模式和系统模式不属于异常模式，它们没有ＳＰＳＲ，当在这两种模式下访问ＳＰＳＲ，结果是未知的。（５）异常当正常的程序执行流程发生暂时的停止时，称之为异常，例如处理一个外部的中断请求。在处理异常之前，当前处理器的状态必须保留，这样当异常处理完成之后，当前程序可以继续执行。处理器允许多个异常同时发生，它们将会按优先级进行处理．ＡＲＭ７ＴＤＭＩ所支持的异常及具体含义如下：①复位：当处理器的复位电平有效时，产生复位异常，程序跳转到复位异常处理程序处执行；②未定义指令：当ＡＲＭ处理器遇到不能处理的指令时，产生未定义指令异常；③软件中断：该异常由ＳＷＩ指令产生，可用于用户模式下的程序调用操作指令；④指令预取中止：若处理器预取指令的地址不存在，或该地址不允许当前指令访问，存储器会向处理器发出中止信号，但当预取的指令披执行时，才会产生指令预取中止异常；⑤数据中止：若处理器访问的数据地址不存在，或该地址不允许当前指令访问时，产生数据中止异常；⑥ＩＲＱ（外部中断请求）：当处理器的外部中断请求引脚有效，且ＣＰＳＲ中的Ｉ位为０时，产生ＩＲＱ异常，系统的外设可通过该异常请求中断服务；⑦ＦＩＱ（快速中断请求）：当处理器的快速中断请求引脚有效，且ＣＰＳＲ中的Ｆ位为０对，产生ＦＩＱ异常。３．２．２Ｓ３Ｃ４４ＢＯＸ的内存控制器ｍ１Ｓ３Ｃ４４ＢＯＸ的内存控制器可外接８个Ｂａｎｋ，每个Ｂａｎｋ的容量最大３２ＭＢ，前６个Ｂａｎｋ支持ＲＯＭ和ＳＲＡＭ；后２个Ｂａｎｋ支持ＲＯＭ、ＳＲＡＭ和ＳＤＲＡＭ。每个Ｂａｎｋ的内存芯片类型、容量、数据宽度、访问时序都可用软件配置。但Ｂａｎｋ０略有不同，它存储着启动代码，处理器上电后即从中读取代码执行，在读取前没有机会用软件设置它的数据宽度，因此只能由硬件来设置。处理器引脚ＯＭ０、ＯＭＩ用来设置Ｂａｎｋ０的数据宽度，如表３．１所示。表３．１ｏＭｌＯＯｌｌＢａｎｋ０的数据宽度设置ＯＭＯ０１０１数据宽度８位１６位３２位测试模式３．２．３中断与串行接口嗍Ｓ３Ｃ４４ＢＯＸ有３０个中断源，中断控制器在同时到达的中断请求里选出优先级最高的向２ｌ第三章基于ＰＣ／１０４的１５５３Ｂ总线智能通信卡的硬件设计ＡＲＭ７ＴＤＭＩ内核请求中断。ＡＲＭ７ＴＤＭＩ内核只允许ＦＩＱ和ＩＲＱ两种中断，发生中断后必须用软件读取寄存器来确定中断源，这增加了中断响应的延时。而Ｓ３Ｃ４４ＢＯＸ则提供了中断向量功能，能够根据中断源直接跳到相应的中断处理函数，不需要再用软件查询。用ＣＰＳＲ里的Ｆ位和Ｉ位禁止和使能中断，当Ｆ位为ｌ时，禁止ＦＩＱ中断；当Ｆ位为０时，使能ＦＩＱ中断，Ｉ位的使用与此类似。处理器的中断优先级设置非常灵活，每个中断源都可配置成ＦＩＱ或ＩＲＱ，ＦＩＱ的优先级总高于ＩＲＱ。在ｍＱ内部，中断源被组织成几组，组问优先级和组内优先级都是可设置的．若两个中断同时到达，先比较组间优先级，再比较组内优先级（若两个中断是同一组）．Ｓ３Ｃ４４ＢＯＸ带有两个串口，支持流控，支持查询、中断和ＤＭＡ方式。串口的波特率以处理器的内部时钟作为输入信号，经１６分频和１６位除数寄存器分频后得到最终的信号，除数寄存器的计算公式为：除数寄存器＝ＭＣＬＫ／（ｂｐｓ＇ｃ１６）一ｌ其中ＭＣＬＫ为内部时钟频率，ｂ口ｓ为波特率。３．３１５５３Ｂ总线协议芯片ＢＣＲＴＭｔ３６ＪＢＣＲＴＭ是美国ＵＴＭＣ公司生产的ＣＭＯＳ单片智能１５５３Ｂ协议芯片，功能非常强大，箕主要特性有：（１）集成了ＭＩＬ．ＳＴＤ－１５５３Ｂ双总线的总线控制器（Ｂｃ）、远程终端限Ｄ和监视器∞田兰大功能：（２）兼容ＭＩＬ．ＳＴＤ．１７７３；（３）在ＢＣ模式下，具有多消息处理能力；（４）在Ｂｏ漠式下，能对消息进行查询和自动设置消息间隔（延迟）；（５）可编程中断方案，内部生成中断事件清单；（６）采用了面向寄存器的结构，便于提高编程效率；（７）具有可寻址的６４Ｋ字的ＤＭＡ或伪双口存储器接口：（８）内部轮回自检；（９）在ＲＴ和ＭＴ模式下，可以设置时间标签和消息标志；（１０）封装形式：ＰＧＡ８４；（１１）低功耗ｃＭＯＳ工艺；（１２）在全军温（－５５＂Ｃ＇斗１２５＂Ｃ）范围内，按照ＭⅡ，ＳＴｍ８８３标准５００４、Ｂ级规定的测试办法进行筛选。ＢＣＲＴＭ的主要功能模块如图３．３所示。东南大学硕士学位论文羹曩图３．３ＢＣＲＴＭ功能模块在解决ＭＩＬ—Ｓ１ｒｒ）＿１５５３Ｂ多路串行数据总线的设计问题上，单片ＢＣＲＴ／Ｖｌ为系统设计师提供了一个灵活的智能化方案。ＢＣＲＴＭ是单片器件，它实现了ＭＩＬ－ＳＴＤ－１５５３Ｂ标准定义的三种功能：总线控制器模式（ＢＣ）、远程终端模式（ＲＴ）、监视器模式（ＭＴ）。ＢＣＲＴＭ强大的状态机能自动执行消息传送、提供中断和产生状态信息，从而能减少主机ｃＰＵ的负荷。内部寄存器提供了许多可编程功能以及外部信息，供主机使用。当处于ＢＣ模式时，ＢＣＲＴＭ使用信息链表方案为主机提供消息联接能力。ＢＣＲＴＭ可以支持可变长度和可重新配置的数据块，从而能扩展存储器的使用。当处于ＲＴ模式时，ＢＣＲＴＭ执行时标和消息记录功能，同时可以给任意子地址支持多重消息缓冲（达１２８条）以及可变长度消息。当处于Ｍ磺式时，ＢＣＲＴＭ强大的连接表命令块结构允许在不干预主机的情况下处理一系列被监视的１５５３Ｂ消息。ＢＣＩ订Ｍ能够在６４Ｋ字内存空间内存储足够多的在总线上传送的消息。另外，主机能指示ＢＣＲＴＭ对已选择的远程终端进行监测和存储数据。３－３．１功能特性ＢＣＲＴＭ是一款智能程度高、多用途且易于配置的器件，在三种工作方式下都有着非常鲜明的特点．（１）ＢＣＲＴＭ工作在远程终端模式（１ｉＴ）下的特性①索引ＢＣＲＴＭ可以编程来按逐个子地址的方式索引或缓冲消息，其索引消息可多达１２８条。无论是在２３第三章基于ＰＣ／１０４的１５５３Ｂ总线智能通信卡的硬件设计获得己选定数量消息还是在存取一指定子地址时，ＢＣＲＴＭ都能执行一个中断．②可变地址空间分配ＢＣＲＴＭ可以根据需要使用任意大小的内存空间（最大为６４Ｋ字）．③可选数据存储ＢＣＲＴＭ具有的地址可编程能力使得数据放置灵活且存取方便．④顺序数据存储ＢＣＲＴＭ按子地址存储和萃取消息，所有消息均保持发送对的颅序。⑤顺序消息的状态信息ＢＣＲＴＭ提供消息有效性、时间标签（识）和字记录计数信息，并且把这些信息顺序存储在一个的相互对照表中。⑥非法化方式码和子地址通过对存储器内的有关存储单元进行设置，主机可以判定方式码和子地址为非法．⑦可编程中断选择主机ｃＰｕ可选择不同事件来引发不同优先级别的中断（高级或标准级）．⑧中断历史清单ＢＣＲＴＭ提供中断历史清单，该清单按发生次序记录引发中断的事件。清单长度是可编程的。（２）ＢｃＲｌＭ工作在总线控制器（Ｂｃ）模式的特性①多消息处理ＢＣＲＴＭ可自动处理任意数量的消息或者列出６４Ｋ字存储空间中的消息。②自动消息间延迟ＢＣＲＴＭ可在运行下一条消息之前延迟主机指定的一个对闯。③自动查询查询时，ＢＣＲＴＭ查询每一个ＲＴ，然后将这些状态字与查询比较寄存器中的内容比较，如果ＲＴ状态字响应发生错误，ＢＣＩｕＭ可中断主ＣＰＵ。④自动重传在以下情形，ＢＣＲＴＭ可自动重传一条消息：忙、消息错误和响应时间超时：此时可在同一总线或备用总线上重传多达４次。⑤可编程中断选择主ＣＰＵ可选不同事件用于触发不同优先级别的中断（高级或标准级）。⑥中断历史清单ＢＣＲＴＭ的历史记录清单按发生次序记录引发中断的事件。该清单长度可编程。⑦可变地址空间寻址ＢＣＲＴＭ可以使用６４Ｋ字内任意大小的内存空间。⑧可选数据存储地址可编程能力使得数据存取灵活而方便。（３）ＢＣＲＴＭＴ作在监视器（ＭＴ）模式下的特性①命令历史清单ＢＣＲＴＭ相互联结的清单命令块结构使得它可以处理一系列被监视的信息而无须主机干预。②有选择监视终端地址主机在终端地址选择寄存器（寄存器１６和１７）中写入相应比特位，以选择被监视的远程终端。ＢＣＲＴＭ可监视任意或者全部远程终端。③可变地址空间分配ＢＣＲＴＭ可以使用６４Ｋ字内任意大小的内存空间。④可选数据存储地址可编程能力使得数据存取灵活而方便。⑤顺序数据存储２●东南大学硕士学位论文ＢＣＲＴＭ按照消息处理的顺序存储或传送消息。⑧可编程中断选择主ＣＰＵ可选不同事件触发不同优先级别的中断（高级或标准级）。⑦中断历史清单ＢＣＲＴＭ的历史记录清单按发生次序记录引发中断的事件。该清单长度可编程。３．３．２ＢＣＲＴＭ的寄存器ＢＣＲＴＭ内部寄存器允许ＣＰＵ控制ＢＣＲＴＭ的动作以利用ＢＣＲ，ｒＭ保持较低的ＤＭＡ开销。寄存器一共为１８个，寄存器的十进制序号以等效的二进制寻址，例如，寄存器ｌ的地址为００００１Ｂ。寄存器的空间映射如表３．２所示。表３．２ＢＣＲＴＭ寄存器寄存器编号Ｏ１２３４５６７８９１０１ｌ１２１３１４１５１６１７功能说明控制寄存器状态寄存器当前命令块寄存器（ＢＣ／ＭＴ）Ｉ描述表地址寄存器（ＲＴ）查询比较寄存器自建测试字当前命令寄存器中断记录指针高级中断允许高级中断状态标准中断允许远程终端地址寄存器字建测试启动寄存器程序化复位寄存器ＲＴ计时器复位寄存器总线监视器控制寄存器保留寄存器监视器选择远程终端地址（０～１５）监视器选择远程终端地址（１６～３１）每一个寄存器都有其相应的功能，这里主要介绍一下控制寄存器、当前命令块寄存器（Ｂｃ，￣盯），描述符地址寄存器（ＲＴ）、字建测试启动寄存器，ＲＴ计时器复位寄存器。其余的参见文献１３６］。（１）寄存器０控制寄存器的位功能见表３．３表３．３控制寄存器位号１５位１４位（ＲＴ３Ｉ）说明保留位。ＲＴ地址３１，当ＲＴ３１＝０，ＢＣＲＴＭ视其为广播命令；当ＲＴ３１＝Ｉ，视其为一个普通的终端地址。１３位（ＳＡ３Ｄ子地址３１。当ＳＡ３１＝Ｏ，ＢＣＲＴＭ视其为广播命令；当ＳＡ３１＝１，ＢＣＲＴＭ视其为－－个有效的方式码；当ｓＡ３ｌ＝１时，ＢＣＲＴＭ只将子地址为０的命令字视为有效方式码。１２位０３ＣＴＯ）总线控制器超时。当ＢＣＲＴＭ作为ＢＣ且ＢＣＴＯ＝０时，ＢＣＲＴＭ允许ＲＴ有１６ｐ．ｓ时间响应一个状态字而不认定总线超时。若ＢＣＴＯ＝Ｉ，响应时限将＃２３２ｐ．ｓ。在ＲＴ操作模式下，这一位控第三章基于ＰＣ／１０４的１５５３Ｂ总线智能通信卡的硬件设计制ＲＴ之间的响应时限。为了支持ＭＩＬ．ＳＴＤ．１５５３Ｂ的要求，该位被置为逻辑Ｏ。１１位１０位使能外部屏蔽。用于多冗余系统。该位使能Ｅ）（ＴＯｖＲ。ＢＣ／ＲＴ选择。用于选择ＢＣ和ＲＴ／ＭＴ操作模式，如果未使用封锁变换功能，则本脚优先于外部ＢＣＲＴＳＥＬ输入设置，当操作模式，本位必须为０，该位只可写入。９位模式在ＢＣ和舢Ｔ间切换时，必须执行复位操作，对监视器（ＢＣ）在突互总线上重传。本位使能自动重试操作可进行在备用总线上。例如，Ａ总线上有两个自动重试操作，则这两个操作发生在Ｂ总线上．８位７位５、６位４位３位２位１位０位（ＲＴ，ＭＴ）通道Ｂ允许。置该位以使能通道Ｂ操作，对ＢＣ无意义。（ＲＬＭＴ）通道Ａ允许。置本位使能通道Ａ操作．（ＢＣ）通ｉ苣Ａ、Ｂ选择。置该位选择通道Ａ。（ＢＣ）重传记数。这两位标明重试次数（如００重试１次，１１重试４次）。（ＢＣ）错误消息重传。使能位，总线控制器检测到错误则自动重传（见总线控制器结构一节）．（Ｂｃ）超时重传。使能位，响应超时情形下自动重传。（ＢＣ）消息错误重传。使能位，ＲＴ状态字响应中的消息错误（ＭｅｓｓａｇｅＥｒｒｏｒ）位被置位时允许自动重传。（Ｂｃ）遇忙重传。使能位，当ＲＴ状态字忙（Ｂｕｓｙ）位置位后进行自动重传。开始允许。ＢＣ模式下，该位启动／重启动命令块运行，ＲＴ或ＭＴ模式下，使能ＢＣＲＴＭ接收有效命令，ＲＴ或Ｍ鼬襞作直到收到有效命令才启动，当使用本功能时：①每一个主复位或按程序复位（ＰｒｏｇｒｏｍｍｅｄＲｅｓｅｔ）后，重启ＢｃＲｌＭ。②本位不可读，读取ＢＣＲＴＭ状态寄存器的０位以校验操作。（２）寄存器２当前命令块寄存器∞ｃ，ＭＤ，ＲＴ描述符空间地址寄存器（Ｒａ３，功能如表３．４所示。表３．４命令块寄存器工作方式（ＢＣ）（ＲＤ功能该寄存器包含了正在运行的命令块头指针的地址，访问新的命令块将刷新该寄存器。主机初始化该寄存器以标明Ｒ１描述符空间的起始，主机必须分配紧随着起始地址的３２０个顺序地址。为了正确操作，这个地址必须从一个Ｉｘ５１２的十进制地址边界开始，其中Ｉ是整数位（Ｉ＝０是有效边界条件）。ｒＭＴ）本寄存器包含当前监视器命令块的控制，状态字的地址，访问新命令块将刷新该寄存器。（３）寄存器ｌｌ（自建测试启动寄存器（只写））任意对该寄存器地址位置的写入（即数据为任意）都会初始化内部自建测试程序并持续ｌＯＯｐｓ，用状态寄存器中的自建测试进行中状态位表示在该寄存器前操作的执行，它须有一个程序化的复位操作（写入到寄存器１２）用以初始化内部自建测试。寄存器４的ＢＣＲＴＦ置位和ＢＣＲＴＦ脚为高电平表示有自建测试故障。ＢＣＲＴＭｆｌ测试在其曼彻斯特编码和两个解码器之间作轮回（ｗｒａｐａｒｏｕｎｄ）测试。如果ＢＣＲＴＭ在２６东南大学硕士学位论文两个信道上检测到故障，它将置位寄存器４（自建测试字寄存器）的１４位以标志Ａ通道故障，或者置位寄存器４的１５位标志Ｂ通道故障。在远程终端模式下，当ＢｃＲＴＭ执行自测试时，它将忽略１５５３Ｂ总线上的任何命令直至完成自测试。（４）寄存器１３（ＲＴ计时器复位寄存器（只写））任意向本寄存器的写操作都将复位ＲＴ时间标签计时器为０。ＢＣＲＴＭ远程终端计时器给消息处理加上时间标签，时间标签由一个单计数的８位，分辨率为６４１．ｔｓ计时器产生，对寄存器１３写入使得计时器复位为０，当计时器复位后立刻开始运行。３．３．３扩展内存中的组织与数据结构ＢＣＲＴＭ可在不同处理器和存储环境中配置，主处理器通过一个灵活的可编程的中断结构、内部寄存器和一个用户定义的共享存储区域来通信，共享存储区域（最大６４Ｋ字）完全用户可编程，用来同ＢＣＲＴＭ交换控制信息、消息数据、状态／错误信息。内建立参数以便ＢＣＲＴＭ能访问这些信息。比如，在Ｒ磁式下，ＢＣＲＴＭ能够把与某个子地址相关的特别为ＭＩＬ．ＳＴＤ－１５５３Ｂ应用设计的内置存储管理功能帮助处理器减轻负荷，主机只需在存储器数据存放在６４Ｋ字地址空间的任意地方，ＢＣＲＴＭ能自动缓存多达１２８条具有相同子地址的消息，以防止前面的消息被后续消息所覆盖，缓存也扩展了主处理器要求提供数据的间隙，选择适当的ＭＣＬＫ频率以配合系统存储访问时间要求，从而控制存储访问频度。用中断扩展集来标识用户定义任务的完成和用户选择事件。在ＢＣ模式下，ＢＣＲＴＭ能处理多消息，协助安排消息清单，并提供诸如自动重传的主机可编程功能，应用中断历史清单特性（见异常处理和中断登录），ＢＣＲＴＭ可以被组织进入不同中断等待时间的系统中，中断历史清单顺序地把引发中断的事件存入存储器中，防止主处理器没有立即响应中断而引起的数据的丢失。在Ｍ１书ｌ式下，ＢＣＲＴＭ强大的链表命令块结构允许它处理一系列被监视的１５５３Ｂ消息，而无需主机干预，ＢＣＲＴＭ能够存储６４Ｋ字存储空间所能容纳的总线信息量，此外，主机有能力指令ＢＣＲＴＭ将来自１５５３总线上的消息按命令字和数据字分区存储，针对所选择的远程终端进行监视和存储数据，主机系统负责初始化一个存储区地址。这个存储区由总线监视器命令块组成。一个监视器命令块与ＢＣ命令块非常类似，唯一真正的差别是信息流向并且监视器命令块中没有头指针。ＲＴ方式下扩展内存的组织方式由ＲＴ描述符空间（如图３．４所示）和内部的主机可编程的寄存器构成，描述符空间仅包含描述符，描述符包含与消息传送处理有关的可编程子地址参数，每一个描述符由四个字组成：控制字，消息状态清单指针，数据清单指针，未用。这些字表明如何进行与指定子地址相关的数据传送。收发描述符均与子地址有关，描述符驻留在存储器中并由子地址顺序列出，运用描述符内的索引，ＢＣＲＴＭ缓存输入输出消息，从而减少主ＣＰＵ的开销，这种消息缓存也降低了前后消息覆盖的风险。每个描述符包含一个可编程中断结构，用于反映用户选择的消息传送的子系统情况，也表明消息缓存何时全满。在正常模式和广播模式下，使用描述符中的可编程位来实现子地址的非法化。每个消息均有消息状态信息，包括字数，内部生成的时间标签，广播以及消息合法性信息，消息状态信息按子地址存储在一个分立的消息状态字清单中，清单起始位置在描述符内可编程。收发消息数据也存储在清单中，清单的消息容量和清单位置用户可在描述符内选择．第三章基于ＰＣ／１０４的１５５３Ｂ总线智能通信卡的硬件设计ＳＵＢ＾酗飘Ｅ‘摹一。鞠氍哺０翻嘲ＳＩｔ一Ｉｔ．ＬＥＧＡｔ．ＢＲＤＡＵＣＪＭ；Ｔ￥ＤＳＡＤＤＲＥＳ￥也ＬＥＧ＾Ｌ图；●鬟坩＾明ＲＥ§譬一一ＳＵＢＡＤＯＲＥＳＳＳＵＢ＾∞ＲＥＳＩｔ娃＾∞∞ＳＥＢ捌ＴＥＲＲＵＰＴＷＨＥＮ＃斟ＴＥ删阿ＷＩ●ＥＩＷ％·Ｏ，ｓＴＲ＾ＮＳ■ｌＴＵＨＵＳＥＯ到幽∞硼箨Ｓ捌．ｔ０’ｌ●，７‘ｌ■Ｄ０￡Ｃ滩Ｏ矗傩１．ｓＩＩｏＤＥＣＯＯＥＷ＂ＳＥＤＩ期西Ｓ＾６ＥＳＴＡＴＵＳＵ尊ＴｐＯ雠ＲＤＡＴＡＵＳＴＰＯＩＮＴＥＲｉｔｓ’矗”ｌ—ＯＤＥＣｏ睫ｆ’Ｓ侣ａ湘ＦＯＲｆｂ。ｆＵＲＥＥＸＰＡＨＳ煳图３．４Ｒｒｒ描述符结构及其组织ＢＣＲＴＭ，总线控制器结构基于命令块结构和内部的主机可编程的寄存器，每个待处理的１５５３Ｂ消息都有一个由ｃＰｕ建立的命令块（如图３．５所示），命令块包含所有重要消息和ＩＨ状态信息，也包括用户用来选择功能和中断的可编程功能位，双向连接的清单数据结构（头尾指针）使得存储器接口系统较为灵活．ＨＥＡＤＰＯＩＮＴＥＲＣＯＭＭＡＮＤＷＯＲＤ２ｌ胃■鼾ｏｌｅ－＇ＯＤＡＴＡＬＩＳＴＰＯＩｔＲＥＲＳＴＡＴＵＳＷＯＲＤ２（ｍ－－ｍ＂ｏ旺＂ＸｌＳ８￡ｎ眭Ｈ＇‘３２图３．５ＢＣ命令块结构在双向联接的命令块结构中，首尾指针界定每一个命令块及其前后命令块（如图３．６所示），互联特性简化多消息处理任务，支持消息按计划处理，因为在一个预定的时间内，通过一系列传送形成回路，命令中的数据指针使得空间分配高效进行，因为数据块只须配置成消息所使用的确切字数，数据指针也增强了数据库交换的灵活性。每个命令块中有一个控制字，该控制字带有可编程功能位和消息错误位，这就可以选择单个功能并提供消息有效性信息，ＢＣＲＴＭ的寄存器组提供全局参数和地址指针。从控制字和控制寄存器中可选可编程自动重传功能。在同一条或备用总线上的自动重传次数可编程为ｌ～４次．下列情形发生时自动重传激活：①状态字中忙位置位③响应超时④总线控制器检测到消息错误②消息错误（由Ｒ磁态响应指明）Ｂｃ也具有一个可编程的消息间延迟计时器，这使得更易于消息传送的按时进行．计时器在控制东南大学硕士学位论文字中编程，它自动在两个相继俞令启动之间产生延迟。ＢＣ方式下还具有查询功能：ＢＣ被编程后，比较输入的状态字和主机指定的状态字．如果发现匹配位，则产生中断，中断和继续功能在运行指定命令块消息时产生中断，从而简化了主机子系统的同步。ＢＣＲＴＭ的总线监视器结构基于命令块结构和内部的主机可编程寄存器，每个在１５５３Ｂ总线上（对一个被监视的ＲＴ地址）处理的消息都有一个由主机建立的命令块（如图３．７所示），命令块含有所有重要消息、ＲＴ状态信息和可编程功能位，这些位允许用户选择功能和中断。在一个互联清单命令块结构中，指针界定了两个相邻的命令块，命令块中的数据指针有助于高效的空间分配，因为数据块不必要存放在存储区连续单元中。监视器控制／状态字带有８）））位的时间标签，每个监视器命令块有一个寻址中断位、一个消息错误位、一个命令块激活位，用户访问这些控制嫩态字以决定最后运行的是哪一个监视命令块，同时，运用每一个命令块ａｄｄｒｅｓｓｅｄ）这一特性，主图３．６ＢＣ命令块组织都有的选择寻址位中断（Ｉｎｔｅｒｒｕｐｔｗｈｅｎ机可以决定何时使用特殊远程终端活动。甜饼样张墩Ｃ斟瞅舅匿ｒ＾弧｜Ｓ＇§５３ＣＯ赫ＭＡＨＤＷＯ∞ｔ１５５３ＣＯＭＭＡＮＤＷＯＲＤＤＡＴＡＬＩＳＴＰＯＩＮＩＥＲ目１５５３ＳＩＡｌ＇ＵＳＷ啪＇（１５Ｓ３９作汀ＵＳ硐１０｝ｔ８２了剐ＬｐＯ辐｜ｒＥＲ因（目（ｘ瞄ＢＥＴＷＥＥＮ，曩３２图３．７ＭＴ描述符的结构与组织审目ＢＣＲＴＭ采用的异常处理方案是基于中断块的数据结构。中断结构由使能中断产生的内部寄存器和ＲＴ、ＢＣ数据结构中的控制位构成，中断历史清单顺序存放在系统存储器中的中断事件记录中。ＢＣＲＴＭ生成中断历史清单（如图３．８所示）以允许主机按照发生的先后顺序察看标准中断，每个中断历史清单登记包括３个字，第一个字是中断状态字，指明中断类型（登记项只用于己使能的中断）；在ＢＣ模式下，第二个字是命令块指针指向相应命令块。ＲＴ模式下，第二个字是描述符指针指向相应子地址描述符；第三个字为尾指针．由ＣＰＵ初始化，ＢＣＲＴＭ读取该字也确定下一个中断历史清单的地址，清单长度随要求可长可短，尾指针的配置决定清单长度。主ＣＰＵ给尾指针置位初始化清单，这使得清单容量有灵活性，而且拥有联接存储区中不连续单元的清单的能力，主机设置中断历史清单寄存器以确定中断清单的起始地址，ＢＣＲＴＭ则在访问下一个中断记录入口时修改这个寄存器的值。内部高级中断状态／复位寄存器指明高级中断的原因，向此寄存器相应位写‘ｌ’可以使高级中断信号复位．第三章基于Ｐｄｌ０４的１５５３Ｂ总线智能通信卡的硬件设计中断结构也使用３个ＢＣＲＴＭ输出信号以指明一个中断事件。ＳＴＤＩＮＴＬ：标准中断电平，当一个或多个在标准中断使能寄存器中使能的事件发生时，该信号被赋值，复位高级中断状态／复位寄存器中的标准中断位可以清除该信号。ＳＴＤＩＮＴＰ：标准中断脉冲每当发生标准中断使能寄存器中己使能的事件时，插入该脉冲。ＨＰＩＮＴ：高级中断，每当发生高级中断／使能寄存器中使能的事件时，该信号被赋值，向高级状态／复位寄存器中相应位写入可以复位该信号。ＳＴＤＩＮＴＬ与ＳＴＤＩＮＴＰ产生的条件完全一样，仅仅是驱动方式的不同，一个是电平触发，一个是脉冲触发。３．３。４图３．８中断描述符的内存组织ＢＣＲＴＭ的接口ＢＣＲＴＭ共有８４个管脚，采用单＋５Ｖ供电，采用１６位数据总线方式，具有ＤＭＡ传输功能，带冗余总线功能。其硬件管脚如图３．９所示。支持ＤＭＡ传送是ＢＣＲＴＭ芯片的一个主要功能。具体就是每当ＢＣＲＴＭ运行命令块（ＢＥ模式）或提供命令（Ｒ１濮式）时，ＢＣＲＴＭ初始化ＤＭＡ传送，ＤＭＡＲ初始化传送，ＤＭＡＣＫ无效沿到来时终止，ＤＭＡ：Ｉ啮，ＪａＩ：使能（ＡＥＮ）输入使得ＢｃＲｌＭ可以输出一个地址到地址总线。ＢＣＲＴＭ通过插入输出信号ＤＭＡＲ请求传送周期，当ＤＭＡＧ输入收到时开始传送周期，ＤＭＡＣＫ指明ＢｃＲｌＭ控制数据和地址总线，当ＢＣＲＴＭ真正使用地址和数据总线时，ＴＳＣＴＬ输出被赋值。为了支持在一个系统中使用多个总线装置，ＢＣＲＴＭ输出ＤＭＡＧＯ信号，该信号由在ＤＭＡＲ无效时（没有总线请求产生）穿过芯片的ＤＭＡＧ信号引起，可把ＤＭＡＧｏ用于菊花链式的多装置系统中。东南大学硕士学位论文双向ｆ器输出＿Ｉ瑚ＴＢＺ双囱输入１３磁。４．－．．４－１４Ｌ２ｌ＇１４１０搿ｌ摹Ｌ３｛裟Ｌ啪ＲＴＡ４ｒ耻ｚ：！。ｌ‘黝ｌ，髓柏Ｉ毒三－ｑｐ薹”生地址臻．’埘厂”“”终端地址ｆ戤：｛器：＿ＩＬ硇脚”ｆＳｓ功ＴＤＬ哪－ＮＴＬ＿４－嚣咎拍札篮嚣豪警“４－Ａ４ｌ¨＋１日墨盘蚕器嚣裟淼嚣＝化＿Ａ１４，｜状态信号｛一ＣＯＭＳＴＲＩ‰。４．－４。－－ＵＡ２Ｂ童【辫：玎碡曰诺巧竹钍话撕诌Ｂ３三薹孓数豢绕∞饼吼弧晓”Ｄ”ｌ¨Ｄ１４Ｊ＊ＤＬ＇５／Ｌ‘嚣董，４３＾ｌＯ＋Ｄ撇信号＾，鋈裟ＲＤ酷雎＋Ａｌ翳辨酊秘＂嚣舫饼信号Ｊ‰控铺ｌ伤ｌＩｌｌｌＤ●３Ｗｉｔ稍射卜卜＿－ｌ电擞地弱ｎ０就４２ＩＤＣ：Ｋ拼嚣岔髓－＿－嚣啪一翟鬻１｝ｊ广＿Ｌ弋ｌＭＲＳ＂ｆＥＸ汀ＯＶ＇ＲＲＲＤ＾旧丑旺ＣＳｌＣ薯‘ＳＬＲＷＩｔ越一ＣⅨ玎扣ＭＣＬＫ矗压ＸＣＳｏ琳盯：刚驴以兰强彬图３．９ＢＣＲＴＭ的管脚４瑚【ＣＬ脚）嚣ＢＣＲＴＭ提供一个简单的子系统接口，简化ＤｌＭＡ仲裁。用户可以配，ｔＢＣ＇ＲＴＭ，使它工作在不同的存储处理器环境中，具体包括伪双端ＮＲＡＭ配置和标准ＤＭＡ配置。伪双端ＮＲＡＭ配置是指ＢＣＲＴＭ的地址数据总线与ＲＡＭ直接相连，但与主ＣＰＵ的总线之间用缓存相互隔离（如图３．１０）。ｃＰｕ的存储控制信号（一ＲＤ，一ＷＲ和—ＭＥＭ—ＣＳＩ）通过ＢｃＲｌＭ与存储器相连（ｉ面，瓦丽和丽瓦ｉ丽）。第三章基于ＰＣ／１０４的１５５３Ｂ总线智能通信卡的硬件设计图３．１０伪双端口配置当使用标准：ＤＭＡ配置时，ＢＣＲＴＭ和ＣＰＵ数据信号、地址信号和控制信号连接，如图３．Ｉｌ所示，ＤＭＡ传输中，ＤＭＡＧ有效时将激活ＲＲＤ，ＲＷＲ和ＭＥＭＣＳＯ．一。，，＿：◆。一一图３．１１标准ＤＭＡ配置在上述任一配置下，如果ｉ函，一ＷＲ和丽际面丽信号未激活，贝ＩＪＢＣＲＴＭ的地址、数据总线保持高阻态，表明主机在访问寄存器，或者ＴＳＣＴＬ被赋值，则表明ＢＣＲＴＭ在做存储器访问，在ＢＣＲＴＭ做存储器访问期间，ＣＰＵ访问ＢＣＲＴＭ寄存器的企图将被忽略。在远程终端模式下，运用远程终端地址寄存器的忙功能可以来禁］ＬＤＭＡ传送。ＢＣＲＴＭ使用ＴｓｃＴＬ来标明ＢＣＲＴＭ正在访问存储器或者ＣＰＵ可以访问存储区，ＡＥＮ也给ＣＰｕ控制ＢＣＲＴＭ地址总线的能力（用法可选），ＤＭＡＢｕｒｓｔ（ＢＵＲＳｎ信号标明多路ＤＭＡ访问。ＢＣＲＴＭ的曼彻斯特Ⅱ型编解码器直接与１５５３总线收发器接口相连，其中对通道Ａ用差分信号ＴＡＯ－ＴＡＺ和ＲＡｚ．ＲＡＯ，对通道Ｂ用ＴＢ０呵ＢＺ和ＲＢＺ－ＲＢｏ信号。图３．１２防故障信号ＢｃＩ汀Ｍ也输出１１ＭＢＲＯＮ信号以及有效通道输出指示端（ＣＨＡ／百），以满足ＭＩＬ．ＳＴＤｑＳＳ３Ｂ的防故障计时器要求（如图３．１２所示）．东南大学硕士学位论文３．４１５５３Ｂ总线收发器６３Ｍ１２５［３７】ＩｒｒＭｃ公司的６３Ｍ１２５采用采用ＤＩＰ３６封装，在一个芯片中集成了两个通道的收发器，每个通道的接收和发送可以工作，其引脚如图３．１３所示．芯片需要＋５Ｖ与士１２Ｖ或士１５Ｖ供电（根据使用的变压器与耦合方式的不同）．１ｘＯ订＂ｉＸｏＵＴＧＨＯｆ２３ｔ０口７毒９一１０１１１２＇３州ｔ３‘３６私ＣＨＡＮＮＥＬ３３ＢＨＣＲＸｏｔｉｔＲＸＥ辩Ｏ峰Ｄ＾轻３１３０２口默ｏＬ，Ｔ■Ｃ１ＸｏＩｒｒ１ＸｏＬｌＴＧ翻Ｄ拊ＣＲＸＯＵＴ需＝豫熏‰ＴＸｌＮ抽２７，２Ｂ２５２４ＴⅪ挝１）‘ＩＨＢＶＣＣＣＨＡ眦ＬＢ¨１事１６＇７２３２２２１ＶＥＥＧＮＤＲＸＩＮｌ找ＥＨＧＮＤＲＸＯＵ＇ｆＮＣ２Ｂ１１１ＲⅪＮＶｃｃ＾＇矗ｏ图３．１３６３Ｍ１２５的管脚６３Ｍ１２５，总线收发器由发送器和接收器两部分构成。空闲态时编码与解码接口为低电平·其内部结构如图３．１４所示。其发送器部分，接收来自协议芯片的双向调制曼彻斯特ＩＩ编码的数据，并将数据转化成差动调相电流驱动，发射器电流驱动源通过差分输出驱动的变压器耦合到１５５３Ｂ总线上。＇Ｉ＇Ｘ／ＨＢ赋值‘ｌ’可以使发送器处于非发射状态，日［ＪＴＸＩＩ－ｍ为‘０’时使能发射器。接收器部分在差分输入端接收来自１５５３Ｂ总线的两相差分数据，并将数据信号换成为ＴＴＬ申，平，输出到协议芯片ＢＣＲＴＭ的差分输入端以供解码。ＲＸＥＮ为高电平时使能接收器。６３Ｍ１２５的输出可以通过直接耦合或者变压器耦合的方式连接到１５５３Ｂ数据总线。设计中采用的廷直接耦合，收发器供电电压为土１５ｖ，相应的隔离变压器的电压比应为１．４：１，隔离变压器使用的具体信号为ＤＤＣ公司的ＢＵＳ．２５６７９。３３曼三兰苎王！型！塑堕垫璺垡塑丝堕堕主塑堡堡丝盐Ｒ）Ⅻ竞砌Ｎ∞鼠ＲＸ埘１，ｘｏ％ｎ．Ｔｘｏ”：一Ｃ。ｇ－－司Ｈ。Ｉ图３．１４ｌ｜｜一Ｔ捌月∞■目∞加Ｈｏ啪６３Ｍ１２５的内部结构３．５ＡＲＭ处理器与常规外围器件的接口设计ＡＲＭ７处理器Ｓ３Ｃ４４ＢＯＸ由于内部没有集成程序存储器，一般都要外扩ＦＬＡＳＨ：程序存储器。此外，由于其具有ＳＤＲＡＭ控制器，一般都选用ＳＤＲＡＭ来提高内存读写的速度。为系统调试方便，还常常扩展网络街口和串行接口。３．５．１ＡＲＭ与ＦＬＡＳＨ、ＳＤＲＡＭ存储器的连接Ｓ３Ｃ４４ＢＯＸ有８个存储器Ｂａｎｋ，每个Ｂａｎｋ容量为３２ＭＢ，共２５６ＭＢ。支持多种存储器，包括ＲＯＭ、ＳＲＡＭ、ＳＤＲＡＭ等。本系统外扩了一片５１２ＫＢ的ＦＬＡＳＨ程序存储器ＳＳＴ３９ＶＦ０４０，还有一片８ＭＢ的ＳＤＲＡＭＨＹ５７Ｖ６４１６２０。ＳＳＴ３９ＶＦ０４０在Ｂａｎｋ０，它的地址范围分别为Ｏｘ００００００００～０ｘ０００７ＦＦＦＦ。ＨＹ５７Ｖ６４１６２０在Ｂａｎｋ６，地址范围为０ｘ０Ｃ００００００～Ｏｘ０Ｃ７ＦＦＦＦＦ。ＳＳＴ３９ＶＦ０４０与处理器的连接如图３．１５所示，它的数据宽度是８位．Ａ０～Ａ１８分别与处理器的ＡＤＤＲ０～ＡＤＤＲｌ８相连，ＤＱ０～ＤＱ７与最低８位数据线相连。片选信号与ＧＣＳ０相连。ｉｌＩｌ『ｌＩｌｔｍｆ｝｝Ｉ【蹦ｌ｝ｌ＾ｄＡＩ¨：ｌｉＩ｝ｉ｜ｎ旬ＱＤ口ｌｌ｛ｌｌＩ｛Ｉ｝ｌＤＪＤＪＤＪＤ－Ｉｌ艳∞Ｄ肋｝扫ｌＡＤＤＲｌ｝ｎｌｌｊｌ１．｝１５｝ｌ，ｌ１８；｝１９ｋ抖‘ｌ｛｝口ｌｆＢ｝Ｉ＊ｊ｝匹ｉ西ｌ汀ｉｆｉｌ｝Ｊ｝衄Ｄ丑３ｌ口Ｉ｛如Ｄ斟：８｛｛ＡＤＤ站；，｛｝＾ＤＤｍ｝８ｌｉ＾ＤＤ时ｌｊ｛ｌ＾ＤＤＲ８ｌ甜ｉｌ童ｏＤＥ９２６｜ＡＤＤＲｌ０；站；ＡＤＤＲｌｌ船ＩＡＤＤＲｌ２ｌ｝｜ＡＤＤＲ２ｊ加｜船，：站。Ａｊ．ＡＳ：．：Ｄ０２二Ｄ∞Ｄ０ｊ＾‘＋－：“。’ＤＱ中ｉ’：一：‘Ｄ０《ＤＪＤＪＤＪｌ耸｝２ｌｊＩ｝ｌｌ｝｝盯、＾￥５．ＡＩＯ＾Ｉｌ７＾ｌｊ、，，ｉ·Ｄｑ７ｎＪＩ｝ｌＩ｜ｆＢＥ０ｌ＾擘７，’。｜ｉ一堡．１２Ｉ：ｉ：Ｉ｝：｛３Ｉｌｌ｜ＩＯＸ｝∞ＤＢ垤∞ＩＡＤＤＲｌ《∞ｊ｜ＡＤＤＲＩｊ３ｌ＾ＤＤ窟１《２。。：罚甚舢３Ａ１４Ａ１６＾王７＾ｉ８Ａ１５。：７｛螂ｎ盅ｌＩ｝＾ＤＤＲｌｇ３０！ｎｉＪ撩７。一∞优Ｃ｛１６Ｉ０ｌ｝ｌＩｌｆ｝ＩＩ｝｛ｌ｛！Ｊ｝ｌｊ｝‘＝Ｐｌ｛ｌｌｆ｝ｌ｛ｌ｝ｌｌｌｆｌｌｌｉｌｌ｛鞠Ｂ霸捌Ｈ４Ｉ｛ｉｌｌ｝ｆｌ｝ＩＩｌ图３．１５ＦＬＡＳＨ存储器的电路３４东南大学硕士学位论文ＨＹ５７Ｖ６４１６２０是ＳＤＲＡＭ，与处理器的连接如图３．１６所示。ＳＤＲＡＭ的地址分为行地址和列地址，依次通过地址线输入，在芯片内部组合后形成内存单元的完整地址。它的控制信号比较多，有行列指示ＲＡＳ、ＣＡＳ，时钟输入ＣＬＫ，ＣＫＥ等，其访问时序可用软件设置，以适应不同型号的芯片。ＳＤＲＡＭ是易失性的，需要不断对内容进行刷新，Ｓ３Ｃ４４ＢＯＸ包含的内存控制器有自动刷新功能，不需要外界的干预．Ｉｌ｝ｌｌｌｌ｝ｆ｝｝ｌｌ｝ＳＣ．嚣ｇＣ姬ｆ｜ｌ出｜ｔＩｊ鲫Ｄ＆１｝｝窑｝２／ｄ）ＤＲ２ｊＩ｝｝ｌ｝ｆｌｌＩ｝０引｛ｌｌＩ｝｛ｌ｛Ｉｆ｝Ｉｌｌ鲁ｌ如ｌ细Ｄ站！’拍ｌｌ∞ＤＲ４｛ｌ密ｌｌⅫＤ盘５｛｝由ｌｌ∞Ｄｔ６｝Ｉ蜘！ｌ迪ＤＤＲ？ｉ｝瓤｝ｎ船Ｄ日０Ｄ０ｉ｝｝抖｝｛鑫斜ＮＪ＿Ｄ删ｌ４｝ｌｉ｝■｛Ｉ７Ｉｌ｛ｅｌ；１６｝ｌ｝ｌｌ｛ＩｌＩｆｌｌｌｌＩｌ｛ｌ｝｝ｌ站，ｊ”邶～－Ｄ０２：：ＺＤＱ３ＤＯ●Ｄ《嘴ｌ｜ｉ｝ｆ｝Ｄ＾ｍ朋ｊ¨¨ｔ：～‘，ＤＡＴ＾４；｛ｌ如Ｄ船｝｝鞠｝｝Ｚ．１７Ｄ动ＩＩ豁｛｝）．ＤＤＲｌ４｜搿｝｝∞ＤＥｌｌ｝妇ｌ２ＡＤＤＲｌ２ｊ弱ｌ甜’、～一．Ｄ口？筒ｐＱａ站Ｄ∞＾１０ｌ强，ＤＱｌ０Ａｌｌ＜。：一Ｄ驰Ｄ０６ＤＡ恤ｉＤｍ蜥ｌｆｌ１；ｌ｝Ｄ＾ＴＡ７ｌ＂；ｉＨ｝ｉ｛¨ｌｉｌ”｝｛Ｉ搴Ｉ｛珀ｌｌｊｌＤ删｛Ｉｎｍｌｏ｛ｌＤ＾ＴＡｌｌ‘ＤＡＴＡｌ２‘ＤＡＴＡｌ３ＤＡＴＡｌ４ＤＪｌｌｌｌ｜ＩｆＩ｜ｒ｛ｆ｜｛｛｝ｉＤ＾Ｔ船｛｝ｌ船Ｄ船４｝Ｉｌ一亡。ｌＤ口１１ｌ｜ｌ｜弼ｌ｛｝｝｝Ｉ努ｌ强矗Ｄ】口ｌｌ瑚ｌ＾Ｉ。，。，ＤＱｌ２ｃＬＫ，Ｄ０１３ＣＫ野Ｄ０ｌ‘Ｄ口ｌｊ０ＤＯＭＣ站≈Ｃ童Ｓ】｛ｉｉｌｉ瑚｝．Ｉ｝｝留ｌｖｊｌ自｜＝ｆ。ＢＡ…’Ｒ＾ｓ。…一ｊＣ＾ｓＣＳ｝岛ｌｌ，！蹦Ｌ５峨Ｅｃｆ｝＋ｌｉ｝ｌ毋￥６－·ＵＤＯＭ魄ｌ｝ＩＩｆ｛ｌ｝｝ｌ｛弗ｌ＝｝ｉ｝ａ『ｉｌｌｌ｜．１ｉ｛９４，Ｎ口聊硒ＳＷＥ。，ｏ：ＮＣ啪～ＶＩ＞Ｄ’｝封ｊｌ帅４；玮ｏ２｝个｝４ｌ＝÷＝＝哪Ｅ】｝｛｛ｌｆｉＩ｝密｝∥Ｖ蹦｝｝辔｛Ｉ移｝ｌ诲ＳＶＤＤＱ，．．，、韬９０ⅦＤＱ；‘、，碾ｓｑⅧ口ｊ冀ｌ｛６｝Ｉ｜ｌ々ｌ｝｜｛ｌ；！ｆ｝ｌｌ］｛ｆ｝ｊ『ＩｉｗＤＱ珊ＤＱ铘０ｗＱｌ｛ｌ粕ｌｌ盟ｊｌＩｌ｝ＩｌＩＩｌｌＩｌＩｌＩｌｌｆｌｌＩ｝１１ｉ”两｝１６２碟ｊｌｊ｝｛Ｉｌｌ｝｛｝｛ｌ｝ｌ｝ＩＩＩｌＩｌｌＩｌｌＩ｝ｌｌｌ｛‘＝Ｆ。ｌｌｆ｛【ＩｉＶＩ｛ｌｌｌｌｌｌ｝ｌ｝｝ｌ｝ｌ；ｌｌｌｌ｝ｉｌ图３．１６ＳＤＲＡＭ部分的硬件电路３．５．２ＡＲＭ与网络芯片的连接扩展的以太网络芯片为ＲＥＡＬＴＥＫ公司的ＲＴＬ８０１９ＡＳ，ＲＴＬ８０１９ＡＳ是高度集成的以太网控制器，内部还集成１０ＢＡＳＥＴ收发器，能够自动检铡ＢＮＣ接口和ＡＵＩ接口；此外，其内部还有１６ＫＢＳＲＡＭ，这样的设计不仅提供了更多友好的功能，而且节省了主机的ＳＲＡＭ存储资源。该完全芯片支持ＩＥＥＥＳ０２．３协议，数据总线接口可配置为８位或者１６位。本设计中使用１６位数据接口方式，与处理器的连接如图３．１７所示。ＳＡ０～ＳＡ４分别与处理器的ＡＤＤＲ０～ＡＤＤＲ４相连，ＤＱ０～ＤＱ７与ＡＲＭ处理器的低１６位数据线相连，ＡＥＮ端与ＡＲＭ处理器的ＢＡＮＫ３片选信号ＧＣＳ３相连。对于ＲＴＬＳ０１９ＡＳ网络芯片的操作是通过读写其内部的３２个寄存器来完成。使用的地址范围为Ｏｘ６００００００～Ｏｘ６００００１Ｆ。ＲＴＬ９０１９ＡＳ的中断输出接处理器的外部中断ｌ。８０１９ＡＳ芯片的网络信号的输入输出通过隔离变压器在接到ＲＪ４５网络接口。扩展网络芯片的目的主要有：（１）方便调试ＡＲＭ处理器可以通过ｂｏｏｆｌｏａｄｅｒ启动，ｂｏｏｔｌｏａｄｏｒ具有从网络接口下载程序的功能，这样开发是可省去来回插拔并重新烧写ＦＬＡＳＨ芯片的过程，另一方面也可省去购买ＪＴＡＧ仿真器的费用．（２）增加了系统的扩展功能设计的１５５３Ｂ通信卡是一块智能卡，通过合适的程序，它具有脱离ＰＣ／１０４总线而工作的能力，因此，此时的该卡就具有了ＴＣＰ／ＩＰ和１５５３Ｂ协议转换的功能，扩展了系统的使用范围．第三章基于ｐａｌ０４的１５５３Ｂ总线智能通信卡的硬件设计圈３．１７网络芯片连接电路３．５．３电源、时钟与串口Ｓ３Ｃ４４ＢＯＸ的外部接口供电电源应为３．３Ｖ，ＡＲＭ７ＴＤＭＩ内核的电源为２．５Ｖ，因此需要两路电源变换模块。系统的输入电源是直流５Ｖ，采用的电源变换芯片为１１１７．３．３Ｖ和１１１７－２．５Ｖ。输入端与输出端都加了去耦电容，以保证电源的稳定输出（如图３．１８所示）。Ｉ．ｌＩＩｌＩｆｔｔｌＩＩｌｌ｝Ｉ２ｌｌｌｌｌｌ１ｌｌ｝ＩｉＩ弭｜ｌｌ｛ｌ｛ｌｌＩ｝｝１３｝Ｄ３｜；１ＩＭ＾ＤＪ．瞄ＮＤｌ｛１｝ＯＯＴ４ＴＡＢ｝ｉ｛｝｝ｌ｝ｌｌｌ｝∞Ｃ｝辨Ｃ印３矿ｌｌｉ。ｌｌ｝一卜卜一氇靠封盘｝Ｉ｝Ｉ｛｛；｝ｌｌｆｉ＝｝＝藩一｝一陲皇瓣｛ｆｊｌ｝ｌｌｉｌｌＩ．＝＝＿ｌｌｌｌ｛｛｝｝ｉ｝墨逛～！弓Ｌ１｛ｌｌｌ７喀ｓ霄．３；３｛ｌ｛｝ｌｆ｝ｐ４｝ｌｊｌＪ｛｜ｌ２１ｌｌｌｆｌｌｌｌ｛｛…ｏａＥ…科：纛，１…ＴＡＢｌ｜ｔＬ霹１１１７《ｓ率２ｉ５Ｉｌ｛ｌｌｉｌｊ｛ｌ｛ｌｌ｝ｌｌｊ｝ＩＩｌｊｉｆｌＩＩ厂ｌ¨：ｒ１Ｉｌｌ｛ｌｌＩ｜ｌ｛Ｆ－ｌｌ｝ｆ．｜了札毋矾苇ｃｐＩ錾＝２写甲Ｉｌ｛｛～《＝ｉ：ｉ诺～一ｌ＝＝｝｝｝Ｉ｛｝｛ｌ＝－ｉｌ｛ｌ｝ｌ｝ｌｌ藩瞧昂帮｛ｌ＿＝ｉ图３．１８电源变换模块Ｓ３ＣＡ４ＢＯＸ需要１０ＭＨｚ的主晶振，主晶振的信号经芯片内部锁相环倍频后最大输出６６Ⅻｚ信号，驱动处理器工作。Ｓ３Ｃ４４ＢＯＸ的串口Ｏ通Ｌ立ＭＡＸ３２３２进行电平转换，与外部的智能设备相连，收发数据，连接的信号有ｌＵ（Ｄ和ＴｘＤ，没有使用串口的流控信号。相关电路如图３．１９所示。东南大学硕士学位论文泓Ｉ１｝嚣玎量Ｕｌｌ！！｛ｌｌ！ｉｌｌ斗梢制｛ｌｌ｝Ｊ１ｌｌ十｝哔一＝酗＃｝’啦ＦＩ—ｒ一器｛ｌ｛ｉＩｌｊ【—聿‘ＩＩ‘ｌｉ如｛｝：｛１个Ｂ；ｌ：：：＝：＝１ｊｌ’ｊ’ｉ－ｌ持｝｛Ｉ｛｜ｃ勰Ｊｐｊ口，，ｆｌｌ■¨。ｔＩｌ｛ｉＩｉ｝１兰吒’黑湛挝哥丰·十抖狂鞭糍熊榭＝｛一塞一黪，谨｝№２耳ｌｌｊｌｌ—ｆＩＩ｛ＩＬＬ【｝Ｉｌ｝ｌ｛ｉＩ｝｝；ｒ—ｌ开卜＆出警。ｊ’Ｉｉ｛｛“Ｊ＋Ｈ＋妊瓷－ｔ“捧专Ｉ｛ｌｌ｝抖陆Ｉ’瞄｝ｉ｜！壤Ｉ｛ｆｌｌＩ！ＩＩ｝ｆＩＩ珏ｌｌ鼽Ｗ；ｌ｛１ＩＪｌｌ｝１Ｉ！ｉ｛Ｉｌ｛｛，‘：ｌ｛Ｉ蚶皤矧赫嶙ｊ｛ｌ｜｝÷３ＩＩＩ＇｝Ｉ｝ｌｌ｛ｌ：ｏ｛｛ｉ｝Ｉ｝ｌ－｝｝ｉ｛ｌ｝Ｉ｝忤件图３．１９晶振与串口电路３．６Ａ删垤处理器与１５５３Ｂ总线器件的接口设计ＡＲＭ处理器与１５５３Ｂ总线芯片的接口设计主要包括三个方面：（１）ＡＲＭ处理器与协议芯片及其外扩的６４Ｋ字静态ＲＡＭ的数据总线连接；（２）协议芯片与收发器及其隔离变压器的连接；（３）处理器与协议芯片的ＤＭＡ控制信号的连接。３．６．１处理器与协议芯片及其外扩ＲＡＭ的数据总线接口设计１５５３Ｂ协议芯片ＢＣＲＴＭ采用标准ＤＭＡ配置，处理器的数据信号、地址信号和控制信号与ＢＣＲＴＭ直接连接，处理器与外扩的６４Ｋ字静态ＲＡＭＩＳＳｌ６４Ｃ１６的数据信号和地址信号也采用直接连接，而６４Ｃ１６的片选，读写信号则是通过ＢＣＲＴＭ来控制的。如图３．２０及图３．２ｌ所示。ＲＴ０～ＲＴ４用于设置ＲＴ地址，在卡工作在ＲＴ方式下有效。地址范围为０～３０（３１为广播地址），ＲＴＰＴＹ为地址的校验位，采用奇校验方式。ＢｃＲＴｓＥＬ为工作模式选择管脚，用于选择是工作在ＢＣ方式，还是工作在ＲＴ或ＭＴ方式。这些信号都使用跳线的方法来设置。工作模式和ＲＴ地址的选择也可以通过寄存器来设置，寄存器设置的优先级高于外部跳线的设置。当处理器选中协议芯片ＢＣＲＴＭ的ｃｓ引脚（为‘０’），表示这是对于与ＢＣＲＴＭ寄存器的操作，此时控制ＲＡＭ的ＲＲＤ，ＲＷＲ和ＭＥＭＣＳＯ信号均为无效状态，ＲＡＭ的数据线保持高阻态。当处理器选中协议芯片的ＭＥＭＣＳＩ时，表示这是对于外扩ＲＡＭ的操作，此时协议芯片的ＲＲＤ，ＲＷＲ和ＭＥＭＣＳＯ将会有相应的输出，以完成处理器对于外扩ＲＡＭ的读写。协议芯片的中断引脚有两个。一个是高级中断信号另一个是一般中断信号，分别接处理器的ＥＸｌＮＴＯ和ＥＸＩＮＴ３。『ｆ｝ｌ｝Ｉｆ｛ｉｌｌ｛ｌｌｌｌｌｌｌｔ｛Ｊｌ｝ｌ脚｛ｌ｛斟阱｛ｌ｛１３玎肆ｌｌｌ。ｉ二罐瞪眵ｌ瞪暑零？？毫：鼬．巨瀚瓣戮㈣ｌ第三章基于附１０４的１５５３Ｂ总线智能通信卡的硬件设计｝ｉ【Ｉ｝ｌｌｌ｛Ｉｉ｝ｊ｝ｌＩ｛ｉ『ｉＩｌⅡ司ｌｆｌ『ｌ｝Ｉｌ｛ｉ｛—《晤—硫：ＭＬ∞｛ｊ＾ａＩｌＭｌ：Ｍｊｍ｛ｒ舡『｛ｌ啦；ｑ０ＩＩ『ＩＭｌ．ＭＬＶａｉ．脚｛ｊ璐ｌ啉｛ＩＭＣＬ茸Ｉｌｉ｛ｌｉ｛珥ｉ｝Ｉ阱｛ＢａＨＫ强ｉ擎｝｛岱｛｛｝ｉ｛ｌｌ—ｆ岱ｌ醛｛ｔ邸ｌｌ埘｛ｉｊ坤｛。ｏ｛ｌ蝴ｔ贼伯０Ｔ口ⅫＭＣＬｌ￡ＨＣＬｌ＝ｊ蟛｛口饼舶ｌ｝“ｉ｛！聃Ｉ麟ｎＩｌ＇ｌ！印ｌｌ｝ｌｌ｛ｊ｝Ｉ目囊Ｈ事ｌ坤｛｛功｛｝船ｌｌ耽Ｉ·丌｛｛Ｂ８ｌ＾Ｉ｛ｌｌｌｌｊ姗｛算！ｉ—｝一．ｒｎ口｛ｌ昂ｌｉｊ｛ｌ｝ｌｌ镪。档ｌ｝口ｏ￡！《ｌｌ｝ｌ士二ｌ—ｌ－－ＩｒｌｌＩ｛ｌｌＪｌ｜ｊ｝ｊ－ｊ｛ｉｌｉ｛｝｛｝Ｉ｝ｌｌ｛｛ｌ｝ｌｌｉｉ｛ｌｌｌ｜姑｛ｌ｛１１雾一Ｉｑｊｉ｛ｉＩ：；图３．２０＋｝｝毒｛丰｝粼菇＋｝｜；ｌ｛ｌ篙。；一器书号苍绺｝垃ｉｊ｝ｌ｛ｌ墨ＤＤＲｌ－４＊｝ＡＤＤＲ３４２｛７１Ｄ《Ｔ／，（３一ｌ｛ＩＩＪＬｋｉｌｂａ嘲ｌ｛ｉｌ｛ｌｌ｛ｉ｝ｌ｝ｌｉＩ｛１５５３Ｂ协议芯片电路ｌｉｉＩ，Ｉｌ．１｛ｌ｜ＩＩ｝ｌ｛ＡＤＤＲ４搿ｆＩ氧删）Ｒ５筠｛ｌ缸ＤＤｉ％６筇ｌ｝ＡＤＤＲ８２｜Ｉ｛２ｌ’＾，…∞Ｄ口｝１０ＤＡＴＡ３ｊ＊．ＤＤＲ７“…栅书瓣搿并手二ＷＤ８｝ＡＤＤＲ，∞｛ｉ手绦磐千；ｔ１３１２ＤＡＴ＾ｌａ－ｌ。３２３：Ｔｌｌｌ｝｛一｛＾日０Ｒ１２５｛ＡＤＤＦ。１３＿’｝ａＤＤＲｌ４，Ｉ＾１３Ｄｒ３藕ｉ。。ｉ｝ＭＥＭ—ＲＤ４ｌ，ｆ∞ＤＲｌ６＋ｌＡ廿Ｄ坫鬻番葬｛ｎ３３ｊ｛Ｊｌ｝１｝ＭＥＭ—Ｗ砒？｛甜。，一∞Ｄ基÷ｊ。：等÷＿～ｒＩ｛ｌｌ｛ｌ’±｝ｌ｝｝ｌ１：ｌｌｌ｛ｌ｝｛Ｉ沌甘｝｝～｛３４：Ｉｌｊ一｛寸鲁｛十｝‘≯笙譬笙”渊一：常鞲二ｌ｛ｌ｝ｌ一｝ｌ｛ｌ｝ｌ图３．２１ＢＣＲＴＭ外扩ＲＡＭ电路３．６．２协议芯片与收发器及其隔离变压器的连接收发器选用的是ＵＴＭＣ公司的６３Ｍ１２５。收发器到协议芯片的输入输出信号线分别与ＢＣＲＴＭ的对应接口相连接，各通道的ＴＸＯＵＴ的正端与ＲＸＩＮ的正端相连，ＴＸＯＵＴ负端与ＲＸＩＮ负端相连，分别作为ＢＵＳ＋与ＢＵｓ一信号．此外，还特别地将输入输出使能信号线与ＡＲＭ处理器的通用Ｉ／Ｏ口东南大学硕士学位论文ＧＰＣ，－６、ＧＰＧ７、ＧＰＦＯ、ＧＰＦｌ相连接，以实现处理器对收发器工作状态的完全控制。收发器对于１５５３Ｂ总线的输入输出接口（ＢＵＳ＋，ＢＵＳ·），通过隔离变压器ＢＵＳ一２５６７９接到总线上。变压器与收发器连接的一端（２号管脚），必须接参考地，否则会造成收发器无法正常工作，如图３．２２所示。每个变压器的两根差分输出信号上还需要串接５５欧姆的电阻再接到直接耦合方式的１５５３Ｂ总线接口上。｝ＩＩ｛ｉ｝ｌ｝ｌ．｛ｌｌｊｊ｜Ｉｌ｝ｌ｝｝ｔｌ１ｌ｝．｝｝ｌ｝｝ｌ｝ｌ’ｌｌ｝｝ｌ｝ｆＩ｛１｝ｌｌｌ】．｝ｉｔｌ韩｛｝３５Ｉ，｝３．ｉｌｌ．；｝｝｝１ｌ｝『ｊＩＩｌｌ｛｛§ｔｌ口｝＝ｆ】｛ｌｌ｛｛｝ｌｍｌ｝｛ｌ引｛｝｝｝；Ｉ戡ｒｔ０｝－刊毒一一０一ｌ帆ｊＢＨｐ吲｛｝ｉｌ｝｝ｌ｝ＩＩｌ｛ｌ｝｛一蚓乳ＢＵＢＩ强｝口ｌ台｝珥｛ｂｆ茹ｌ汀｛婚ｌ毋ｌⅡ０ＩⅡ－、口ⅢＴＸ０ｔ，ＴＴ】口｝拱｝∞ⅡⅢ∞∞∞一㈣ＲＸＯＷＮｃｆ脚｝＾皿ＩｌｋＢＩ咎ｌ｝｛ｌｌｔ；１｝ｌ饥Ｂ吐¨ｌ》～融ａ蹦｛。．１一ｌ｝托ＶＣＣＥＸ０ⅡｒⅥＥ｝站｛Ｊｉ｝ｌ诒｛｛ｌ｝３ｌ【｝ｌ｛３０｛２９｝∞｛｛｝Ｉ２１＇ｌｉ。工≥鞋。壹≯ｔｌｉｊｌ＋－Ｖ＋…———。～’｛｛｛ｌ｝｝ｌ６７ｏ．．’ｒ’Ｉ≤芝矗ｌ＾｝噶．｝＾Ｂｔ罄ｑ，；ｉ｝｝ｊｌｔｊ口Ｎ８讯嘣＋ｊｌｌｌ．｝１Ｂ镕ｌ｝ｊ目ｔ】宕科ｌ如｛１１ｌＣｎ，ＷＣ＾Ｉ＇ｌ｛ＯｌＪ＇ＰＺ甜Ｎｃｌ相’删ｌ砧｝｝ＢＢ啦拈曲９；｝ｌｌ｝ｌｉｊ｝们Ｉｌ｛ｔ｝ＩＩ簿ｌ２５一锚＿．ｏ．１一％室Ｈ｝：｝珏｛＊Ｂｌ１６ｌｎｌｎ蜘Ｗｃ，甜｛２；ｌ：｝ｌ‘｝ｌ‘ＢＢ∞㈣∞ｌ嚣ｌ：２Ｉ｛＃事’１’ｉ｝｝１｝ｌ１｝｝ｌｌｌｊＩＬ【ｉ｝０专融ｉｌｌｆ｝ｌ｝ｌｌＢ墙·Ｂｕ什｝ｌｆ｝；Ｉ｝】ｌ｝ｌ｛ｌｌ各ｌｌｔｙｊ耵｛聃ｌｌｌｌｌｌＩｌｌｉｌ２０｝；ｊ；ｆ；咖幻ｆ｝ｌ｝ｌＩＮｃ∞Ｗｃ＾Ｉ埠１｛ｌＩ｛｛Ｉｌｌｆ｝ｌ｝ｌｌＩｉＩｌ｝ｌｌｌｌ．Ｌ一§｝Ｉ。．｛｛ｌ｝专＋ｌＩ｛ｌ‘ｌｌ｝ｌ｛ｆ｝Ｉ｜Ｉｌｌｌ｝ＩＩｌｌｌ’ｌ｝ｌｌ｝１；ｆＩＩ｝ｔＩｌｌＩｆＩ｝ｆｌ｝Ｂ】哪＃“｝ｌｆｆｌｆ｜ｌｌ｝｝｝ｆ７睁ｌ｛ｆｌｆｌｌｊ；ｌｌｉｌｌｌ｛ｌ｝ｌ｝ｌＩ｝｝乏一｝ｉｌｌ璐御９｛ｌ｝ｌｉ一ｌｌＢ缸＋｝｛图３．２２收发器变压器电路３．６－３基于ＣＰＬＤ器件的ＤＭＡ接口匹配电路的设计每当ＢＣＲＴＭ运行命令块（Ｂｃ模式）或接收到正确的命令（ＲＴ模式或ｍ模式）时，ＢＣＲＴＭ和外扩的ＲＡＭ之间都要进行命令字、数据字或者状态字的ＤＭＡ传送。这个过程能否正常进行将直接关系到整体硬件设计方案的正确与否。ＢＣＲＴＭ的ＤＭＡ过程主要通过这几根信号线完成；ＤＭＡＲ（ＤＭＡ请求），ＤＭＡＧ（ＤＭＡ应答），ＤＭＡＣＫ（ＤＭＡ确认），ＴＳＣＴＬ（指示ＢＣＲＴＭ正在访问内存）．具体的ＤＭＡ过程为：ＢＣＲＴＭ通过发出ＤＭＡＲ信号申请ＤＭＡ传输，在收到确认信号ＤＭＡＯ后，开始进行数据传输。ＤＭＡＣＫ有效表示ＢＣＲＴＭ已控制数据和地址总线。当ＢＣＲＴＭ开始驱动地址和数据总线时，ＴＳＣＴＬ输出信号有效。ＤＭＡ过程的时序如图３．２３所示［３６１。第三章基于Ｐｃ，１０４的１５５３Ｂ总线智能通信卡的硬件设计而Ａ砌ｖＩ处理器Ｓ３Ｃ４４ＢＯＸ的外部总线占用的ＤＭＡ接口则仅仅由两根信号线完成；ＸｎＢＲＥＱ（外部总线占用申请），ＸｎＢＡＣＫ（外部总线应答）。整个外部总线占用的时序图如图３．２４所示刚．图３．２４ＡＲＭ处理器的外播总线仲裁时序通过比较发现，ＢＣＲＴＭ与Ｓ３Ｃ４４ＢＯＸ之间不单单是ＤＭＡ仲裁信号线的数目不同；总线申请，总线应答等信号的时序也不完全匹配。对于这个问题的一种解决方法是：直接采用伪双端ＮＲＡＭ配置，并且采取自申请．自确认方式，即将ＤＭＡＲ与ＤＭＡＧ短接，并通过上拉电阻将其电平拉高。ＢＣＲＴ的地址和数据总线直接连接ＳＲＡＭ，通过缓冲器将ＢＣＲＴ的总线和处理器的总线隔离。处理器的ＲＡＭ控制信号（ＲＤ，ＷＲ和ＭＥＭＣＳＩ）通Ｊ，立ＢＣＲＴ与ｓＲＡＭ连接。电路采用ＴＳＣＴＬ信号实现ＢＣＲＴ与处理器访问外部ＳＲＡＭ时的柏东南大学硕士学位论文总线仲裁；在ＢＣＲＴＭ和ＳＲＡＭ进行数据传输期间，处理器的存储器读写信号将被忽略，直至ＢＣＲＴＭ对ＳＲＡＭ的访问完成。ｐ日但是这样的方法有蓍明显的缺陷，就是处理器对于和存储器的读写可能被忽略，而且这种忽略不是完全可控制且可预期的，这可能带来系统的不稳定，而且产生的后果也是不可提前估计的，对于可靠性要求很高军用系统，这种方案存在隐患．的思路如下：使用标准ＤＭＡ配置，面函函，—ＤＭＡ—ＣＫ相与作为ＸａＢＲＥＱ信号，在ＸＢＢＲＥＱ有效用ＶＨＤＬ语言来实现。都分关键代码如下；ｂｒｅｑ＜＝ｄｍａｒａｎｄｄｍａｃｋ；为了彻底解决这个问题，本设计中考虑用一块ＣＰＬＤ来完成两者ＤＭＡ接口互连的问题。具体的情况下，ＸｎＢＡＣＫ为·０，，同时丽沅信号为·１，的时候，—ＤＭ—ＡＧ信号才为一０’。具体的ＣＰＬＤ程序ｂｕｓｇ：ｐｒｏｃｅｓｓ（ｂａｃｋ，ｔｓｃｔＬｄｍａｒｅｑ）ｂｅｇｉｎｉｆ（ｂｄｍａｒｅｑ－－＇Ｏ＇）ｔｈｅｎｉｆＯａｃｌ一－０’ａｎｄｔｓｃｇ－－＇ｌＩ）ｆｌｌｅｎｄｍａｇ＜＿－０。；ｅｌｓｅｄｍａｇ＜２’ｌ。：ｅｎｄｉｆ；ｅｌｓｅｄｍａｇ＜＝’ｌ’：ｅｎｄｉｆ；ｅｎｄｐｒｏｃｅｓｓｂｕｓｇ；通过在ＡｌｔｅｒａＭａｘ＃ｕｓⅡ软件下编译仿冀可得到仿真时序如图３．２５所示。通过仿真看出，该方案能够满足协议芯片和ＡＲＭ处理器的ＤＭＡ时序要求。图３．２５ＣＰＬＤ的ＤＭＡ过程仿真时序ＣＰＬＤ器件使用的具体型号是ＡＬＴＥＲＡ公司的ＥＰＭ７０６４Ｓ。除了完成ＤＭＡ接口的匹配功能，还完成一些地址译码的操作，管脚分配如图３．２６。通过ＣＰＬＤ程序，ＡＲＭ处理器具体的地址分配如下：（１）双口ＲＡＭ地址，０ｘ８０８００００～０ｘ８０８３ＦＦＦ，共８Ｋ×ｔ６ｂｉｔ。（２）双口ＲＡＭ的信号灯地址，０ｘＳＯＡ００００～０ｘ８０Ａ０００Ｆｔ每ｌＫ字一个，共８个。（３）协议芯片寄存器基地址为０ｘ４０８００００。１６ｂＲ寄存器，共１８个。（４）协议芯片扩展ＲＡＭ地址，０ｘ４０Ａ００００～０ｘ４０ＢＦＦＦＦ。共６４Ｋ×１６ｂｉｔ·４ｌ第三章基于ｐａＩ“的１５５３Ｂ总线智能通信卡的硬件设计图３．２６ＣＰＬＤ电路ＡＲＭ译码部分的ＶＨＤＬ主要代码为：ａｒｍｂｃｒｔｃｓ：ｐｒｏｃｅｓｓ（ｇｃｓ２，ａｒｍａｄａ）ｂｅｇｍ／，协议芯片与外扩ＲＡＭ的译码进程ｉｆ（ｇｃｓ２＝＇０．）ｔｈｅｎｉ坟ａｒｍａｄ＆２”１００”、ｔｈｅｎｂｃｒｔｃｓ＜＿’０’；ｂｃｒｔｍｅｍｃｓ＜＿’ｌ’：ｃｂｉｆ∞ｍａｄｄｒ“。１０ｔ”）ｔｈｅｎｂｃｒｔｃｓ＜＿’１’；ｂｃｒｔｍｅｍｃｓ《＝－ｏｆ：ｅｌｓｅｂｃｒｔｃｓ＜＝’ｌ＇；ｂｃｒｔｍｅｍｃｓ·《＝’ｌ‘：ｅｎｄ难ｅｌ∞ｂｃｒｔｃｓ＜－’ｌ＇；ｂｃｒｔｍｅｍ∞＜－’ｌ’：ｅｎｄ难ｅｎｄｐｒｏｃｅ嚣ａｒｍｂｃｒｔｃｓ；ａｒｍｓｉｄｅｃｓ：ｐｆｏｃｅｓｓ乜ｃｓ４，ａｒｍａｄｄｒ）／，双口ＲＡＭ的译码进程ｂｅｇｍｉ地ｐｓ４＝．０ｔ）ｔｌｌ吼ｉｆａｒｍａｄｄｒ＝”１００’’、ｔｈｅｎａｍｌｃ￥＜＝’０’；ａｒｍｓｅｍ审’ｌ：ｅｌｓｉｆ细Ｔｎａｄｄｒ“。１０１”）ｔｈｅｎａｒｍｃｓ＜－’ｌ＇；ａｒｍ∞ｍ＜－’０’：ｅｌｓｅａｒｍｃｓ＜＝’１＇；ａｒｍｓｅｍ＜－’ｌ‘：ｅｎｄ硷ｅｌｓｅａ衄ｃｓ《＝’ｌ＇；ａｒｍ靶ｍ《＝’１’：ｅｎｄ难ｅｎｄｐｒｏｏ嘟ａｒｍｓｉｄｅｃｓ；４２东南大学硕士学位论文ＣＰＬＤ译码逻辑部分的时序仿真如图３．２７所示。图３．２７ＣＰＬＤ的ＡＲＩＶｌ地址译码部分逻辑仿真３．７ＡＲｌＶｌ处理器与ＰＣ／１０４总线的接口设计ＰＣ／１０４总线［３９１３．７．１ＰＣ／１０４总线是ＩＳＡ（ＩＥＥＥ－９９６）标准的延伸。１９９２年ＰＣ／１０４作为基本文件被采纳，叫做ＩＥＥＥ－Ｐ９９６．Ｉ兼容ＰＣ嵌入式模块标准。ＰＣ／１０４总线是一种专门为嵌入式控制而定义的工业控制总线。ＩＥＥＥ－Ｐ９９６是ＩＳＡ工业总线规范，ＩＥＥＥ协会将它定义为［ＥＥＥ－Ｐ９９６．１，ＰＣ／１０４实质上就是一种紧凑型的ＩＥＥＢＰ９９６，其信号定义和ＰＣ／ＡＴ基本一致，但电气和机械规范却完全不同，是一种优化的、小型、堆栈式结构的嵌入式控制系统。其小型化的尺寸（９０×９６ｒａｍ），极低的功耗（典型模块为ｌ～２瓦）和堆栈的总线形式（决定了其高可靠性），受到了众多从事嵌入式产品生产厂商的欢迎，在嵌入式系统领域逐渐流行并得到广泛的应用。全世界约有２００多家厂商在生产和销售符合ＰＣ／１０４规范的嵌入式板卡。实际上，早在ＰＣ／１０４规范诞生之前，在１９８７年就产生了世界上第一块Ｐｄｌ０４板卡，由于其固有的优点，在国际上制订统一的规范之前，一直有许多厂商在生产类似的嵌入式板卡。到１９９２年，由业界著名的ＲＴＤ公司和ＡＭＰＲＯ公司等１２家从事嵌入式系统开发的厂商发起，组建了国际ＰＣ／１０４协会，得到了全世界众多厂商纷纷响应，从此ＰＣ／１０４技术的进入了快速发展。ＰＣ／１０４来自于实践发展的需要，自身在随着ＰＣ技术的发展而不断地发展，并且有着众多厂商的支持，使得ＰＣ／１０４技术具有天然的旺盛生命力。ＰＣ／１０４总线凭借紧凑的外形、成熟的标准体系结构，专业设计，专业生产带来的高可靠性，将广大硬件工程师引入了一个更高的层次，标准的ＰＣ兼容体系结构大大减少了软件工程师的工作量。模块化、通用化的系统更易于维护、易于扩展、易于系列化、易于升级。大大减少了重复学习，重复开发的成本。目前，ＰＣ／１０４产品已经被广泛应用于商业、工业、航空以及军用等领域，其在商业及商用现货领域作为嵌入式系统理想解决方案的这一主导地位，已经得到大家的一致认可。“堆栈型Ｐｃ”已经被证明是一种能够广泛应用于各种场合的坚固的、可靠的及高性价比的嵌入式系统解决方案。所有这一切决定了ＰＣ／１０４产品的发展前景无限光明。众多厂商及广大用户对“堆栈型ＰＣ＇’的青睐使得ＰＣ／１０４产品能够方兴未艾，并且长久不衰。由于ＰＣ／１０４系统与传统Ｐｃ系统的兼容，并且具有丰富的开发工具和软件资源，使其成了广大用户最喜欢的选择。ＰＣ／１０４总线具有非常灵活的模块化配置功能。开发者可以根据自己的需求，准确选择他们所需要的功能模块，用于构建自己的系统，还可以为系统配备极其坚固的外壳。用ｐＣ／１０４模块构建的系统体积非常小巧，但功能却十分强大。ＰＣ／１０４模块板的功能十分丰富，包括ＣＰＵ、Ｉ／Ｏ、ＤＳＰ．无线网络以及ＧＰＳ等等。用户在桌面ＰＣ系统中能够找到的每一种功能，都可以在ＰＣ／１０４系统中实现，并且软件也易于配置．ＰＣ／１０４系统可以运行ＤＯＳ、Ｗｉｎｄｏｗｓ以及众多的实时操作系统，这些特点使第三章基于Ｐｄｌ０４的１５５３Ｂ总线智能通信卡的硬件设计得ＰＣ／１０４系统的软硬件配置实现起来非常容易。３．７．２双口ＲＡＭＩＤＴ７０２５［“ＩＡＲＭ处理器与ＰＣ／１０４总线的接口采用双ａＲＡＭ的方案，具体使用的是ＩＤＴ公司的ＩＤＴ７０２５。｛｛＋—‘ｉ＋＋一群薛群摹解蘼雕孵薛孵释群黼黼★一一｝牛冀釜：塑蕊｝碧；霹雷；ｉ器罄挈莺；粤ｉ魏目；嚣．鬯髻嚣鹱ｌ巳—ｔ』Ｉ｝毒燃捌燃熬糍壹鲑～ｊ一｝阡一－丹；｝Ｉ；ｌ；Ｉｌ｝ｒｆｉ乜｝｝圭＝斗Ｈｉ｜ＨＩ；ｌｊ南｝ｌｌ｝Ｉ‘Ｉ簿…１盯昔－４－。，∞，、ｊ’。辟’ｑ叶’’ｏ矿盹Ｃ｝毒｝＋一Ｌ～瞪≥§嚣鳕§７幻：Ｉ口。口Ｄ口口口口耋燃＝｝：｛鹱避鳇＿Ｌ．一ｌ’ｌ十Ｈ｛｝ｉ｝｛ｌ｝黼蒸黼《●·｝０ｊ：麓弱＊－Ｉｚ．Ｉ。１吕睦埘睦Ｉ÷～１一一糕｝十卜一｝１｜｝譬＋卜＋一＋｝＿ｌ１辑｝霉：ＨＩＩｊ图３．２８双口ＲＡＭ电路ＩＤＴ７０２５是８ＫＸ１６ｂｉｔ的静态高速双端口ＲＡＭ。使用该双口ＲＡＭ的优点在于：ＡＲＭ处理器与ＰＣ／１０４间传输的数据为１６位字长，与８位传输方式相比，位宽变宽，同时指令周期变短，可以大大减少数据交换时间，降低通信卡的资源占用率。双口ＲＡＭ与ＰＣ／１０４总线的接口如图３．２８所示。ＩＤＴ７０２５具有两组的数据总线ＤＬ０～ＤＬｌ５，ＤＲ０～ＤＲｌ５和地址总线ＡＬ０～ＡＬｌ５，ＡＲ０～ＡＲｌ５以及相应的控制信号线，它允许主从两个处理器同时访问双端口ＲＡＭ中的不同单元。使用双口ＲＡＭ的关键是解决左右端口同时访问同一个双口ＲＡＭ单元时的竞争问题，最常用的方法是采用Ｓｅｍａｐｈｏｒｅ（信号令牌传递方法）。此外，借助于中断方式下的邮箱设置，也可以解决可能出现的左右端口竞争问题。Ｓｅｍ＠ｈｏｒｅ为专用的令牌环端口，左右侧均有ＳＥＭ使能控制端。当一侧的处理器向双口ＲＡＭ申请令牌时，要以向指定端口写入‘０’（此时，端口地址的Ａ２～Ａ０代表令牌号），外围译码逻辑置相应侧的ＳＥＭ为低电平，ＤＯ位写入相应的锁存逻辑单元，然后立即读出该端口数据，检查是否申请成功（是否为‘０’）。ＩＤＴ７０２６共有８个令牌环端口，每个端口代表１ＫＸ１６ｂｉｔ的内存块，采用Ｓｅｍａｐｈｏｒｅ寄存器来指示各个ＲＡＭ块各被那一侧的处理器占用，如表３．５所示。表３．５双口ＲＡＭ令牌环－单出ｎ岫ｂ再ＸＨＸＨＬＸ琵ＨＸＨＸＬＬ嘣ＨＨ醒ＬＬＸＸＸＸ匿ＸＨＸＨＸＬ硼ＬＬＬＬＬＬＩｌＯｌｔ＾｜Ｉ强ｌＡ０ｍ‰捌哪咖ｌＭｌｈｏｅｒＲｅｅｄ■妇酬轴Ⅲｐｈ№Ｆｂｇ汹０ｕｌｓｅｗｐ｝Ｉ№嘞嘶∞Ｓｅｒａｅｏｈ№ｆｉｅ９Ｏｈ］帅ｍｔｔＸＸ附础ｎ釉蹦伽掰ｍ慨‰抽ｓｅｍ∞胁ｆｌｅｇｌｍｉｌｅｇＯｏｈｂ№｝罔ｂ孵ｄｔｉｅｒ＾ｈ噼ｄ如果用户选择使用ＩＤＴ７０２５的中断功能，则分配给双口ＲＡＭ每侧一个存储单元，该单元称作邮箱或消息中心．如表３．６所示，当右侧处理器向右侧地址为０ｘｌＦＦＥ的存储单元执行一次写操作，“堡塑奎兰堡主竺垡丝苎左侧的中断标志信号ｉ浔瓦变为有效；当主机响应中断后，可以向地址为ＯｘｌＦＦＥ的存储单元执行一次读操作来清除中断标志信号两瓦。同理，左侧处理器可通过０ｘｌＦＦＦ单元设右侧的雨ｉ聂中断，右侧对该单元的读操作也可清五丽中断。ｔｅｌＰｍｄｈＬｘＸ表３．６双口ＲＡＭ中断设置日咖ＲｍＡＬＪａｌ１ＦＦＦ馥ＬＸＸＬ巍ＸＸＸＬ翦ｆＬＸＸ确ｋＸＸ獭ｘＬＬＸ蕊Ｘ＾■晴‘一Ｘ１ＦＦＦ丙ｋ巾｜一ＦｎＳｅｔ哪怖Ｒ叼Ｒｅｓｅｌ哪融嘲ＳｅｔＸＸ１ＦＦＥ—Ｉ—ＬＸＸＸ＇扦ＥＸｘＬｅｔｔＲ？ＬＦｈｇＸ船Ⅻ城赫Ｌ硼双口ＲＡＭ的中断信号与ＰＣ／１０４的中断信号电平不一样，ＰＣ／１０４总线为高电平中断，所以ＣＰＬＤ中还要完成取反的功能．在ＡＲＭ处理器端，双口ＲＡＭ使用的地址为０ｘ８０８００００～０ｘ￥０８３ＦＦＦ．３．７．３译码电路与１６位总线模式的驱动由于ＰＣ／１０４总线地址是以字节为计数单位的，而双口ＲＡＭ的每个地址却表示一个１６位的字，所以，ＰＣ／１０４总线上的Ａ１２～Ａ０不能直接接到双口ＲＡＭ的对于编号的ＡＬｌ２～ＡＬ０上，而连接的应为ＰＣ／１０４总线的Ａ１３～Ａ１．由于ＰＣ／１０４总线采用的是１６位数据总线方式，就必须考虑ＭＥＭＣＳｌ６信号的处理。根据ＩＳＡ总线规范，ＭＥＭＣＳｌ６是存储器１６位片选信号，如果当前传输的是１６位的存储周期，必须发ＭＥＭＣＳｌ６信号给主机系统板，并且该信号的译码须取自ＬＡｌ７～ＬＡ２３。由于ＬＡ地址信号是从ＬＡｌ７开始的，所以如果单独由ＬＡ信号译码产生ＭＥＭＣＳｌ６信号，则该内存块至少占据１２８ＫＢ，由于主机系统提供给ＰＣ／１０４板卡可用的地址空间有限，使用的ＰＣ／１０４主机的ＩＭ的基地址空间中，保留部分内存，ＢＩＯＳ空间，显示ＢＩＯＳ空间已经占据大多数寻址空间，而使用的ＰＣ／１０４模块能提供的只有，ＯｘＣＣＯＯＯ～ＯｘＤＦＦＦＦ的８８ＫＢ地址段【４“。所以如果使用ＬＡｌ７～ＬＡ２３最小可寻址的０ｘＣ００００～０ｘＤＦＦＦＦ段，必将带来冲突，所以完全使用ＬＡｌ７～ＬＡ２３译码的方案不可行。由于关于ＩＳＡ总线定义的ＩＥＥＥＰ９９６仅仅是一个草案，并不是强制性的标准，各个公司所生产的南桥芯片组所遵循的ＩＳＡ总线标准也略有不同，虽然彼此能尽最大能力的保持兼容【４目。通过参考以往的一些ＩＳＡ板卡设计厂家的方案与经验，在目前主流的南桥芯片计算机系统中使用总线上的ＳＡ地址来完成ＭＥＭＣＳｌ６信号的译码也完全可行１４３１［，Ｍ１。所以本设计中，使用ＳＡｌ４～ＳＡｌ９来完成ＭＥＭＣＳｌ６信号的译码与双ＤＲＡＭ的片选操作。该工作也由ＣＰＬＤ来完成。８ＫＸ１６ｂｉｔ双ＤＲＡＭⅢＴ７０２５在ＰＣ／１０４主机中的地址范围为０ｘＤ００００～ＯｘＤ３ＦＦＦ。遵循ＰＣ／１０４的标准［４５１，ＭＥＭＣＳｌ６信号管脚的漏电流也有着一定的要求，要能够达到２０ｍＡ的标准。所以设计中使用了一片三态门７４１２５来驱动，输入为低电平，用译码产生的丽瓦两ｉ话信号作为门控信号。该信号的处理必须要注意，如果单独用ＣＰＬＤ的信号来直接驱动可能造成系统无法正常工作．３．８双路１５５３Ｂ总线通信卡的设计改进在多层结构和等级结构的１５５３Ｂ系统中，需要一类特别的节点，就是要求能够具备两路１５５３Ｂ总线接入功能．实现该节点设计的关键在于需要在一块板卡中集成两个协议处理器和与其配套的接口芯片。３．８．１双路ＤＭＡ优先级控制器的设计为了扩展两个１５５３Ｂ协议处理器ＢＣＲＴＭ，使用了ＣＰＬＤ完成片选地址译码的工作，地址线与数据线的接法与单路基本相同。．而实现双路的关键在于两个ＢＣＲＴＭ芯片的两路ＤＭＡ接口的实现。要解决的关键问题主要有三个：４５第三章基于ＰＣ／１０４的ｆ５５３Ｂ总线智能通信卡的硬件设计．（Ｉ）需要实现两路ＤＭＡ控制，而ＡＲＭ处理器Ｓ３Ｃ４４ＢＯＸ只有一路外部总线占用申请的接口：（２）一路ＤＭＡ在进行的过程中，并且ＡＲＭ处理器已经释放总线控制权的情况下，对于另一路ＤＭＡ的申请必须不能批准；（３）双路ＤＭＡ同时申请的时候，需要有一个优先级的控制，以避免相互等待而造成的“死锁”。为了解决这三个问题，仍然使用了一片ＣＰＬＤ来完成一些匹配控制功能．具体解决的思路为，双路的ＤＭＡ申请相与作为总的到ＡＲＭ处理器的ＤＭＡ申请。当一路ＤＭＡ正在进行中，对于另一路ＤＭＡ申请不相应发回两磊石信号。当两路同时申请却还没有进行ＤＭＡ确认的情况下，使其中的一路得到总线控制权。通过编写相应的ＶＨＤＬ语言，实现了提出的各项要求，时序仿真图如３．”所示．从图中可以看出，在提出的三种特殊情况下，ＣＰＬＤ都能够完成ＤＭＡ总线控制的功能。图３．２９双路通信卡的协议芯片ＤＭＡ仿真３．８．２其他部分的改进设计与单路相比，双路设计除了ＤＭＡ控制部分，其他还有一些需要调整的地方。８Ｉ（的双Ｉ＝ＩＲＡＭ在双路的应用中可能显得不够用，设计中使用１６ＫＸ１６ｂＲ双口ＲＡＭ，ＩＤＴ－／０２６１，占用地址空间为０ｘＤ００００～０ｘＤ７ＦＦＦ。使用ＣＰＬＤ来译码。ＡＲＭ处理器一端的译码工作也由ＣＰＬＤ来控制，具体的地址分配如下。双口ＲＡＭ地址，０ｘ８０４００００～０ｘ８０４７ＦＦＦ，共１６ＫＸ１６ｂＲ。双口ＲＡＭ的信号灯地址，０ｘ８０６００００～０ｘＳ０６０００，每２Ｋ字一个，共８个。一通道协议芯片寄存器基地址（』堰Ｍ端地址）为４００００００。１６ｂｎ寄存器，菇１８个。一通道协议芯片扩展ＲＡＭ地址（ＡＲＭ端地址），０ｘ４０２００００～０ｘ４０３ＦＦＦＦ。共６４Ｋ×１６ｂＲ。二通道协议芯片寄存器基地址（ＡＲＭ端地址）为４０４００００。１６ｂｉｔ寄存器，共１８个．二通道协议芯片扩展ＲＡＭ地址（ＡＲＭ端地址）’０ｘ４０６００００～０ｘ４０７ＦＦＦＦ·共６４Ｋ×１６ｂｉｔ．３．９小结本章首先提出了１５５３Ｂ通信卡的总体硬件结构，然后在对三星ＡＲＭ７处理器Ｓ３Ｃ４４ＢＯＸ、１５５３Ｂ总线协议芯片ＢＣＲＴＭ和１５５３Ｂ总线收发器进行简介的基础上，讨论了基于ＰＣ／１０４的ｔ５５３Ｂ总线智能通信卡的具体硬件设计，主要包括：ＡＲＭ处理器与常规外围器件的接口设计；ＡＲＭ处理器与１５５３Ｂ总线器件的接口设计；ＡＲＭ处理器与ＰＣ／１０４总线的接口设计。最后，对于双路１５５３Ｂ通信卡的硬件的改进设计也进行了探讨．第四章１５５３Ｂ智能通信卡的程序开发第四章１５５３Ｂ智能通信卡的程序开发本章讨论１５５３Ｂ智能通信卡的程序开发，主要包含两个都分：第一个郁分是通信卡上ＡＲＭ处理器的程序开发，第二个部分是通信卡在基于ＰＣＩｌ０４的ＶｘＷｏｒｋｓ环境下的驱动程序开发．４．１软件设计方案基于需要完成的功能，需要对ＰＣ／１０４主机和ＡＲＭ处理器的任务进行合理划分。为尽量降低主机负担，体现智能卡的优点，设计中将要实现的对于资议处理器的操作功能进行模块化设计，由ＡＲＭ处理器用一些底层函数接口来完成。通过合理的对于双口ＲＡＭ的内存空间分配，ＰＣ／１０４计算机仅需要完成一些基本的初始化、控制的任务接口和基本的数据传输。智能卡与ＰＣ／１０４主机采用双口ＲＡＭ提供的设置中断的方式来触发具体事件的产生，进一步降低了双方处理器因不断查询事件带来的负担．４．２智能通信卡上ＡＲＭ处理器固件程序开发４．２．１Ａｌ≈Ｍ处理器固件程序的整体结构设计实际硬件中，ＡＲＭ处理器使用了三个外部中断：ＥＸＩＮＴ０，ＥＸＩＮＴ２，ＥＸＩＮＴ３，分别对应于协议芯片的高级中断信号，双口ＲＡＭ中断信号，协议芯片的标准中断信号．ＡＲＭ处理器基于中断来完成相应的操作。中断发生时，ＡＲＭ将根据三个中断信号的不同，自动进入相应中断处理程序，中断程序首先是判断产生中断的事件，然后根据事件的不同进入相应的处理，可能是主机命令的执行，也可能是与ＰＣ／１０４进行数据的传输，或是向主机报告特别事件的发生等。协议芯片高级中断类型包括：数据越界、（Ｂｃ）非法命令、动态总线模式码、自测失败、ＢＣ任务块结束等。标准中断类型包括：（ＲＴ）非法广播命令、（ＲＴ）接收非法命令、ＢＣ查询比较匹配、ＢＣ重传失败、消息错误等。双口ＲＡＭ设置的中断类型包括：卡复位、模式设置、地址设置，ＢＣ命令块载入、ＲＴ发送数据载入、ＲＴ状态位设置、查询工作状态等。４．２．２协议芯片的程序开发误信息，所以必须对于共享内存去进行一个空间分配的定义。参考ＢＣＲ删于描述符数据结构的定义ｐ州，具体的数据空间分配如下：（１）当工作在ＲＴ方式下时，ＲＴ描述符空间使用的基地址为０ｘ４０Ａ００００，共８０个描述符，每个描述符占用４个字。中断描述符基地址为０ｘ４０Ａ０８００，共定义１２８个，每个中断描述符占用三个字。每个ＲＴ描述符保留四个历史状态字，状态字存放基地址为０ｘ４０ＡＯＣ００，共３２０个字。０ｘ４０Ａ１０００开始为数据段。每个ＲＴ描述符的数据缓存为１２８个字。（２）当工作在ＢＣ方式下时，ＢＣ描述符空间使用的基地址为０ｘ４０Ａ００００，共１２８个描述符，由于ＢＣＲＴＭ与ＡＲＭ处理器是通过６４Ｋ字的共享存储区域来交换控制信息、消息数据、状态，错每个描述符占用８个字。中断描述符基地址为０ｘ４０Ａ０８００，共定义１２８个，每个中断描述符占用三个字．０ｘ４０Ａ１０００开始为ＢＣ数据段。每个ＢＣ描述符的数据缓存为１２８个字。（３）当工作在ＭＴ方式下时，ＭＴ描述符空间使用的基地址为０ｘ４０Ａ００００，共１２８个描述符，东南大学硕士学位论文每个描述符占用７个字。中断描述符基地址为０ｘ４０Ａ０８００，共定义１２８个，每个中断描述符占用三个字。０ｘ４０Ａ１０００开始为ＭＴ数据段。每个ＭＴ描述符的数据缓存为１２８个字。对于三种模式的描述符均采用结构体的定义方式，因为ｃ编译器中关于结构体中成员的存储分配是按照定义的顺序，地址由小到大存放，每个成员所占用的字节数由其类型决定，同时要考虑数据对齐方式的问题。因此，程序中，将结构体成员都定义成为ｕｎｓｉｇｎｅｄｓｈｏｒｔ（无符号短型）变量，每个成员占用两个字节，不会产生因为数据对齐而造成的浪费。参考ＢＣＲＴＭ的芯片手册，具体的定义为：（１）ＲＴ描述符的结构体ｓ仃ｌｌｃｔＲｔＤｓｐｔ｛ｍｔａｔｕｓｐｔ；ｕｎｓｉｇｎｅｄｓｈｏｒｔｒｔｓｕｂａｄｄｒｉｎｄｅｘ；ｕｎｓｉｇｎｅｄｓｈｏｒｔｕｎｓｉｇｎｅｄｓｈｏｒｔａｄａｔａｐｔ；，ｕｎｓｉｇｎｅｄｓｈｏｒｔｒｔｆｕｍｒｅ；｝；（２）ＢＣ描述符的结构体ｓｔｒｕｃｔＢＣＣｍｄＢＩｋ｛ｕｎｓｔｇｎｅｄｓｈｏｒｔｂｃｈｅａｄ＿ｐｏｉｎｔｅｒ；Ｕｌｋｑｌｇｎｅ，ｄｓｈｏｒｔｂｅ：ｃｏｎｔｒｏｌｗｏｒｄ：ｔｍｓｌｇｎｅｄｓｈｏｒｔｂｃｃｍｄｗｏｒｄｌ；ｕｎｓｉｇｎｅｄｓｈｏｒｔｂｃｃｍｄｗｏｒｄ２；ｕｎｓｉｇｎｅｄｓｈｏｒｔｂｃｄａｔａｐｏｉｎｔｅｘ；ｕｎｓｉｇｎｅｄｓｈｏｒｔｂｃｓｔａｔｕｓｗｏｒｄＩ；ｕｎｓｉｇｎｅｄｓｈｏｒｔｂｃｓｔａｔｕｓｗｏｒｄ２；ｕｎｓｔｇｎｅｄｓｈｏｒｔｂｃｔａｉｌ＿ｐｏｉｎｔｅｔ；）；（３）ＭＴ描述符的结构体ｓｔｍｃｔＭｔＣｍｄＢＩｋ｛ｕｎｓｉｇｎｅｄｓｈｏｒｔｍｔｃｔｌｓｔｓ；ｍｓ培ｎｅｄｓｈｏｒｔｍｔｃｍｄｗｏｒｄｌ；ｕｎｓｉｇｎｅｄｓｈｏｒｔｍｔｃｍｄｗｏｒｄ２；ｕｎｓｉｇｎｅｄｓｈｏｒｔｍｔｄａｔａｄａｏｉｎｔｅｒ；ｕｎｓｉｇｎｅｄｓｈｏｒｔｍｔｓ切ｎ峪ｗＯｒｄｌ：ｕｎｓｉｇｎｅｄｓｈｏｒｔｍｔｓ切ｎ塔ｗｏｒｄ２：ｕｎｓｉｇｎｅｄｓｈｏｒｔｍｔｔａｉｌ＿ｐｏｉｎｔｅｒ；）；（４）中断描述符的结构体ｓｔｍｃｔｉｎｆｌｉｓｔｂｌｋ｛ｕｎｓｉｇｎｅｄｓｈｏｒｔｉｎｔｓｍｔｕｓｗｏｒｄ；ｕｎｓｉｇｎｅｄｓｈｏｒｔｉｎｔｐｏｉｎｔｅｒ；ｕｍｉｇｎｅｄｓｈｏｒｔｉｎｔｔａｉｌｐｏｉｎｔｅｒ；｝；这里要指出的是，虽然ＢＣ，ＭＴ和中断描述符结构体的最后一个成员都是一种类似于指针的指向下一个描述符的变量，但切不能将其定义成指针变量（如ＸＸＢＩｋ＊ｔａｉｌｐｏｉｎｔｅｒ），以使得描述符结构体如同ｃ语言中链表节点的数据结构来定义。这是因为，最后一个成员虽然存放的是地址值，但是这个地址却是６４Ｋ字ＳＲＡＭ中的偏移地址，只有１６位，而如果定义成指针变量的话，这将成为一个３２位的数据，而且该数据存放的是下一个描述符在ＡＲＭ系统中的绝对地址。这样会造成４８第四章Ｉ￥５３Ｂ智能通信卡的程序开发ＢＣＲＴＭ在ＤＭＡ操作中无法寻址，而且对于结构体中数据的对齐也会带来问题，描述符占用的存储空间将超过手册中允许的定义范围．对于协议芯片的操作通过编写一些专用的函数来完成．具体的主要函数及其功能如下：（Ｉ）ＢｃｒＲｅｓｅｔ（）函数，功能为完成芯片的复位。（２）Ｂｃｒｔｍｓｅｌｆｌｅｓｔ（）函数，功能为完成芯片的自测。（３）ＢＣｍｏｄｅ（）、ＲＴｍｏｄｅ（）、ＭＴｍｏｄｅ（）函数，完成ＢＣＲＴＭ工作模式的设置。（４）ＲＴａｄｄｒ（）函数，完成ＲＴ模式时终端地址的设置。（５）ＢｃｒＳ，ａ，，（）函数，设置ＢＣＲＴＭ开始工作．（６）Ｂｃｒｓｔｏｐ（）函数，设置ＢＣＲＴＭ工作停止。（７）ＲｔＭｅｍＳｔｕｃｔｕｒｅｌｎｉ（）、ＢｃＭｅｍＳｔｕｅｔｕｒｅｌｎｉ（）与ＭｔＭｅｍＳｔｕｃｔｕｒｅＩｎｉ（）函数，完成ＲＴ、ＢＣ和ＭＴ工作方式下ＳＲＡＭ数据空间结构初始化功能。（８）ｔｘｓｕｂｌｏａｄ（），ＲＴ方式下发送数据加载函数．（９）ｉｄｔｂｃｌｏａｄ（），Ｂｅ命令块加载函数。对应４．２．１节所述的三个硬件中断信号，对应的中断函数为：ｉｒｑＢｃｒＨｉＩｎｔ（），ＢＣＲＴＭ高级中断函数；ｊｒｑＢｃｒＳｔｄｌｎＫ），ＢＣＲＴＭ标准中断函数；ｊｒｑｍＴｔａｔ（），双口ＲＡＭ中断函数。中断函数中首先都是先通过读取寄存器或者中断描述符来判断中断的类型，然后再根据的类型的不同来执行相应的操作。在芯片的复位函数中需要将中断函数与具体的中断源进行关联，具体方法为：ｐｌＳＲ＿Ｅ１ＮＴ０＝（ｉｎｔ）ＢｃｒＳｔｄＩｎｔ；ｐＩＳＲ＿ＥＩＮＴ２２（ｉｎｔ）ＩＤＴＩｎｔ；ｐｌＳＲ＿ＥＩＮＴ３爿ｉｎｔ）ＢｃｒＨｉｌｎｈｐＩＳＲＥＩＮＴ０，ｐｌＳＲＥＩＮ＇Ｉ＇２与ｐＩＳＲ程序都会自动跳转到中断函数来继续执行。４．２．３与ＰＣ／１０４连接端的程序开发州与ＰＣ／１０４连接部分的程序在设计之前，首先需要解决的一个最主要的问题在于如何合理的使用８Ｋ字的双ＱＲＡＭ。基于多方面的考虑，具体分配如下（内存地址用ＡＲＭ系统中的地址表示，同一存储单元：ｉＥＰＣ／１０４主机系统中的地址为０ｘＤ００００加上该单元在ＡＲＭ中地址的低１６位，例如：ＡＲＭ端０ｘ８０８３４５６单元在ＰＣ／１０４主机系统中的地址为０ｘＤ３４５６）：（１）０ｘ８０９００００～０ｘ８０８１ＦＦＦ，分配为信息数据缓冲区，用来存放主机与智能卡交换的信息数据。（２）０ｘ８０８２０００～０ｘ８０８２ＦＦＦ，分配为信息标识缓冲区，用来存放主机与智能卡交换的信息标识，信息标识的内容包括信息代号、通道号、ＲＴ地址、子地址、数据长度、信息间隔、状态字、时间标记以及ＲＴ状态字等。（３）０ｘ８０８３０００～ＯｘＳ０８３７ＦＦ，分配为（ＲＴ）子地址发送数据缓冲区，该缓冲区为ＲＴ工作模式专用缓冲区，每个（共３２个）子地址分配３２个字，子地址Ｉ在该缓冲区占用的基地址为：０ｘ８０８３０００＋（Ｉｘ６４）。（４）０ｘ８０８３８００～０ｘ８０８３ＦＤＦ，保留。（５）０ｘ８０８３ＦＥ０～０ｘＳ０８３ＦＦＢ共１４个字，分配为命令缓冲区，用来存放主机发出的操作命令以及ＡｌｌＭ执行命令后返回的结果等，具体分配如下。（Ｄ０ｘＳ０８３ＦＥ０：设置为命令单元，由主机对该单元写命令，通信卡执行完命令后，将该单元清“旷，并向主机发中断信号。命令的设置如下：０ｘ０１０１：设置（选择）智能通信卡工作在ＢＣ模式；Ｏｘ０１０２：设置（选择）智能通信卡工作在ＲＩ模式；０ｘ０１０３：设置（选择）智能通信卡工作在ＭＴ模式；０ｘ０１０４：设置（选择）智能通信卡停止工作（｝ＡＢＣ、ＲＴ、ＭＴＴ作模式中退出）；０ｘ０１０５：设置（选择）时间标记分辨率：０ｘ０１０７：返回当前工作模式（停止、ＢＣ、ＲＴ或ＭＴ）；４９东南大学硕士学位论文０ｘ０２０１：ＢＣ命令，执行（启动）ＢＣ操作，组织信息传输；０ｘ０３０１；ＲＴ命令，加载子地址发送数据；０ｘ０３０２：ＲＴ镐ｆｆ令，设置和清除ＲＴ状态字中的某位；②ｏ）【８０８３ＦＥ２～０）【８０８３ＦＥ６：命令参数１，命令参数２与命令参数３。命令参数１、命令参数２和命令参数３的内容定义随着具体命令而定，主机操作时，命令参数先写，命令单元的内容（主机命令）最后填写。③０）【８０８３ＦＥ８～Ｏｘ８０８３ＦＥＥ：保留。＠０ｘ８０８３ＦＦ０：命令状态字，该单元标识着ＡＲＭ执行命令的结果，具体定义如表４．１所示。《如ｘ８０８３ＦＦ２～Ｏｘ８０８３ＦＦ６：命令状态参数１，命令状态参数２与命令状态参数３。＠Ｉ）ｘＳ０８３ＦＦＳ：ＩＤ头指针（ＲＴ／ＭＴＴ作模式用，存放的是低１６位偏移地址）。⑦（）ｘ８０８３ＦＦＡ：ＩＤ尾指针（ＲＴ／ＭＴＴ作模式用，存放的是低１６位偏移地址）．（６）０ｘＳ０８３ＦＦＣ和０ｘ８０８３ＦＦＥ，双Ｉ＝ＩＲＡＭ的中断设置寄存器，分别被用来产生ＰＣ／１０４主机和ＡＲＭ处理器的中断。这里主要介绍一下ＲＴ模式设置命令，子地址发送数据加载命令及设置和清除ＲＴ状态字命令．（Ｉ）ＲＴ模式设置命令ＰＣ／１０４主机向命令字单元写入Ｏｘ０１０２，表示该命令是设置智能卡工作在ＲＴ模式。入口：０）【８０８３ＦＥ０：命令字－＝０ｘ０１０２；０ｘ８０８３ＦＥ２：命令参数１＝分配的Ｒ１嘞址。出口：０ｘＳ０８３ＦＦ０：命令状态字＝０ｘ００００；０ｘ８０８３ＦＦ２：命令状态参数ｌ＝返回的ＲＴ地址。命令参数１中，Ｄ１５～Ｄ６保留，ＤＳ～Ｄ０对应ＲＴＡＤＤＲ４～ＲＴＡＤＤＲ０和ＲＴＡＤＤＲＰ，其中ＲＴＡＤＤＲＰ是Ｒ１ｆＡＤＤＲ４～Ｒ１’ＡＤＤＲ０的校验位，为奇校验．（２）子地址发送数据加载命令命令字单元写Ａ．０ｘ０３０１是ＲＴ模式下的命令，加载子地址发送数据。入口：０ｘＳ０８３ＦＥ０单元：命令字＝０ｘ０３０１；０ｘＳ０８３ＦＥ２单元：命令参数ｌ＝子地址０～１５加载标志；０ｘ８０８３ＦＥ４单元：命令参数２＝子地址１６～３１加载标志。命令参数２和命令参数１合在一起共３２位，对应３２个子地址，若某位为…１’，则表示对应的子地址需要加载发送数据。出口：ｏｘ８０８３ＦＦＯ单元：命令状态字。ＰＣ／１０４主机使用该命令前，需要将相应的子地址发送数据写入缓冲区ｏｘ８０８３０００～ｏｘ８０８３７ＦＦ中指定的位置。（３）设置和清除ＲＴ状态字命令命令字单元写入０ｘ０３０２，是ＲＴ模式下设置和清除ＲＴ状态字某位的命令。入口：０ｘＳ０８３ＦＥ０单元：命令字＝０ｘ０３０２；０ｘＳ０８３ＦＥ２单元；命令参数ｌ＝设置和清除ＲＴ状态字参数：命令参数１的具体定义与说明如下：０ｘ００００，允许响应动态总线控制：命令执行后，Ｒ嘴会响应（接受）由ＢＣ发出的动态总线控制方式代码；０ｘ０００５，禁止响应动态总线控制：命令执行后，Ｒ啪不响应（接受）由ＢＣ发出的动态总线控制方式代码；０ｘ０００１，设置“忙”位：命令执行后，ＲＴ状态字的“忙”位将被设置为“１”：０ｘ０００６，清除“忙’’位：命令执行后，ＲＴ状态字的“忙”位将被设置为“０”；０ｘ０００２，设置“服务请求”位：命令执行后，ＲＴ状态字的“服务请求”位将设置为“ｌ”；０ｘ０００７，清除“服务请求”位：命令执行后，ＲＴ状态字的‘倜＆务请求’，位将设置为‘‘０”；０ｘ０００３，设置“子系统标志”位：命令执行后，ＲＴ状态字的“子系统标志”位将设置为“１”；０ｘ０００８，清除‘子系统标志”位：此命令执行后，ＲＴ状态字的“子系统标志”位将设置为‘‘ｏ”；０ｘ０００４，设置“终端标志’＇位：此命令执行后，ＲＴ状态字的“终端标志”位将设置为“ｌ”；０ｘ０００９，清除“终端标志”位：此命令执行后，ＲＴ状态字的‘‘终端标志”位将设置为‘‘ｏ’’；出口：０）【８０８３ＦＦ０单元：命令状态字。０ｘＳ０８３ＦＦ０地址为命令状态字单元，共１６位，每位的定义如表４．１所示。５０第四章１５５３Ｂ智能通信卡的程序开发表４．１命令状态字位Ｏｌ２３４５６７功能命令执行错误无效命令命令参数错ＲＴ事件处理ＭＴ事件处理ＢＣ命令块结束动态总线申请自检失败位８９ｌＯ１１１２１３１４１５功能消息错误ＲＴ非法广播ＲＴ非法命令ＢＣ重传失败ＢＣ预设中断子系统失败查询比较匹配ＢＣ非法命令命令状态字不仅仅作为ＰＣ／１０４主机的状态字的返回值，当协议芯片有各类中断事件需要通知ＰＣ／１０４主机，并且要求其处理时，也通过写该状态字并且设置ＰＣ／１０４总线中断来通知主机。同时，ＰＣ／１０４主机的命令也通过设置命令字用中断的方式通知ＡＲＭ处理器．这样的设置可以避免由于不断查询而带来的消耗，提高两边的效率。下面简要介绍下通信卡工作在三种不同的方式时的具体操作流程。（１）当通信卡工作在Ｂｃ模式时，主机系统（根据通信系统要求）将信息（命令块）组织好并按协议要求加载到双口存储器中，通过启动信息传输（０ｘ０２０１）命令。ＡＲＭ处理器收到命令后，对信息进行检测，如正确，执行相应的传输，并返回传输执行结果；否则，不执行传输，返回命令错误状态．①０）【８０８２０００～０）【８０８２ＦＦＦ定义为信息标识缓冲区，存放着信息的标识（１Ｄ），每个（最大６４个，第１个信息ＩＤ的基地址为０ｘ８０８２０００＋Ｉｘ３２）ＩＤ共占用１６个字，分别存放着信息的类型、通道号、ＲＴ地址、子地址、数据长度、信息间隔等，对于该标识也是使用了结构体的方法来定义。ｓｍｌｃｔＤｒａｎｍＣｂｌｋ｛ｕｎｓｌｇｎｅｄｓｈｏｒｔｍｓｇｔｙｐｅ；｜｜俞令类坠／／重发次数，／子地址一／／命令ＲＴ地址二／／子地址二ｕｎｓｔｇｎｅｄｓｈｏｒｔｒｅｔｒｙｅｎ；ｕｎｓｔｇｎｅｄｓｈｏｒｔＲＴａｄｄｒｌ：／偷令ＲＴ地址一ｕｎｓｌｇｎｅｄｓｈｏｒｔＲＴｓｕｂａｄｒｌ：ｕｎｓｔｇｎｅｄｓｈｏｒｔｌｅｎｇｔｈｕｎｓｔｇｎｅｄｓｈｏｒｔＲＴａｄｄｒ２；ｕｎｓｔｇｎｅｄｓｈｏｒｔＲＴｓｕｂａｄｒ２；ｕｎｓｉｇｎｅｄｓｈｏｒｔｔｉｍｅｄｅｌａｙ；ｉ愉令延髓／／ＢＣ状态字查询允许（产生比较匹配中断）／／ＲＴ状态返回值一／／ＲＴ：ｄ（态返回值二忽略保存／／ｕ∞ｉ鲫ｅｄｓｈｏｒｔＢＣｓｔａｔｕｓ；／偷令运行状态字ｕｎｓｌｇｎｅｄｓｈｏｒｔｉｎｓｐｃｔｅｎ；ｕａｓｌｇｎｅｄｓｈｏｒｔＲＴｓｔａｔｕｓｌ；ｕｎｓｉｇｎｅｄｓｈｏｒｔＲＴｓｔａｔｕｓ２；ｕｎｓｉｇｎｅｄｓｈｏｒｔｓｋｉｐ输的数据生中断但是命令块执行不停止ｄｅｓｈｏｒｔｎｇｉｓｎｕ传产Ｔ完Ｒ－Ｔ行Ｒ运块令ｉｎｔａｎｄｇｏｏｎ；命／该／；ＴＲｏＴＲＭ＿＿ｕｎｓｉｇｎｅｄｓｈｏｒｔｉｎｔａｎｄｓｔｏｐ；／／该命令块运行完产生中断并且命令块执行停止／／模式码数据字ｕｎｓｉｇｎｅｄｓｈｏｒｔｃｏｄｃｄａｔａ；）；对结构体中的一些内容说明如下：ｉ“命令类型”一共十种，具体定义为：０＝ＢＣ．ＲＴ，ｌ＝ＲＴ－ＢＣ，２＝ＲＴ－ＲＴ，３－－－－－无数据模式码帧，４－－－－有数据发送模式码帧，５＝有数据接收模式码帧，６＝ＢＣ到ＲＴ的广播，７＝ＲＴ到ＲＴ的广播，８＝无数据字模式码命令字广播，９＝代数据字模式码命令字广播。ｉｉ“命令延时”是指协议芯片运行该命令和下一个命令之问的间隔时间，分辨率为１６坤；仅低八位数据有效．５１东南大学硕士学位论文ｉｉｉ“命令砌ｂ址二”和“子地址二”为ＲＴ－ＲＴ，ＲＴ广播命令时，第二个命令字的Ｒ１吨址与ＲＴ子地址．““命令运行状态字”表示该命令在运行中的状态，相应的位定义比如重发次数，响应超时，通道标志，和各种命令运行出错的信息。②ｏ）‘８０８００００～ｏ，【８０８１ＦＦＦ定义为信息数据缓冲区，存放着信息的数据内容，每个信息（最大６４个，第１个信息数据的基地址为０ｘ８０８００００＋Ｉ×６４）的数据共占用３２个字．该缓冲区与信息标识缓冲区对应使用。（２）当通信卡工作在ＲＴ模式时，实时监测１５５３Ｂ总线上的信息，自动响应（完成）ＢＣ的有效指令，并将接收到的信息进行解释，存放在双口存储器中，通过中断通知主机有信息传输，提供给ＰＣ／１０４主机查阅。①ｏ）【８０８２０００～ｏ，【８０８２ＦＦＦ定义为信息标识缓冲区，存放着信息的标识（ＩＤ），每个ＩＤ共占用１６个字，分别存放着信息时标、命令字、类型、通道号、ＲＴ地址、子地址、数据长度、数据指针、状态字等，具体的定义也使用了一个结构体实现。ｓ口ｕｃｔＤｒａｒｎＲＴｂｌｋ｛／／时间标记时间标记，，接收命令字，／保留／／命令类型／／通道／／模式码数据字ｕｎｓｉｇｎｅｄｓｈｏｒｔｔｉｍｅｔａｇ；ｕｎｓｉｇｎｅｄｓｈｏｒｔｃｍｄｌ；ｕｎｓｉｇｎｅｄｓｈｏｒｔｕｎｕｓｅｄｌ：ｕｎｓｉｇｎｅｄｓｈｏｒｔｍｓｇｔｙｐｅ；ｕｎｓｔｇｎｅｄｓｈｏｒｔｃｈａｎｎｅｌ；ｕｎｓｉｇｎｅｄｓｈｏｒｔｍｏｄｅｘｌａｔａ；ＵＩ＇Ｉ￥ｉｇｎｅｄｓｈｏｒｔｕｎｓｉｇｎｅｄｓｈｏｒｔＲＴｓｕｂａｄｄｒ；／／ＲＴ子地址ｌｅｎｇｔｈ＿ｍｏｄｅ；／／数据长度或模式码，，保留／／保留ｍｌｓｌｇｎｅｄｓｈｏｒｔｕｎｕｓｅｄ２；ｕ鹏ｉ鲫ｃｄｓｈｏｒｔｕｎｕｓｅｄ３：ｕｎｓｌｇｎｅｄｓｈｏｒｔｕｎｓｉｇｎｅｄｓｈｏｒｔＲＴｄａｔａｐ缸；胴事放数据指针，指向数据缓冲∥ＲＴ状态字ＲＴｓｔａｔｕｓ；｛｝保留｝｝保留，／保留ｕｎｓｉｇｎｅｄｓｈｏｒｔｕｎｕｓｅｄ４；ｕｎｓｌｇｎｅｄｓｈｏｒｔｕｎｕｓｅｄＳ；｜｜铼罄ｕｎｓｌｇｎｅｘｌｓｈｏｒｔｕｎｕｓｅｄ６；Ｕｌｂｌｇｎｅｄｓｈｏｒｔｕｎｕｓｅｘｔ７；｝；信息标识缓冲区为循环缓冲区，在命令缓冲区有两个单元分别定义为ＩＤ头指针（Ｏｘ８０８３ＦＦ８）和ＩＤ尾指针（Ｏｘ８０８３ＦＦＡ），用来指示信息ＩＤ位置。智能卡每处理完成一条信息，就将ＩＤ头指针￥Ｄ３２，并发中断通知主机。主机一旦监测到ＩＤ头指针和ｍ尾指针不相等，将及时的将信息处理，并将ｍ尾指针加３２，直到ｍ头指针与ｍ尾指针相同为止。注意在修改ＩＤ尾指针时当ＩＤ尾指针＝Ｏｘ３０００时，应改为Ｏｘ２０００。②０ｘ８０８００００～ｏｘ８０８１ＦＦＦ定义为信息数据缓冲区，存放着信息的数据内容，该缓冲区为循环缓冲区。（３）当通信卡工作在ＭＴ模式时，实时接收来自１５５３Ｂ总线上的信息，并按顺序存入双口缓冲区，通过中断通知主机有新信息。①ｏｘ８０８２０００～Ｏｘ８０８２ＦＦＦ定义为信息标识缓冲区，存放着信息的标识（ＩＤ），每个ｍ共占用１６个字，分别存放着信息的类型、通道号、ＲＴ地址、子地址、数据长度、信息标记等，定义结构体为：ｓｌｒｕｃｔＤｒａｍＭＴｂｌｋｆ／／时间标记ｕｎｓｉｇｎｅｄｓｈｏｒｔｔｉｍｅｔａｇ；ｔｍｓｉｇｎｅｄｓｈｏｒｔｃｍｄｌ；ｌ瀹令字一５２第四章１５５３Ｂ智能通信卡的程序开发ｕｎｓ。ｉｇｎｅｄｓｈｏｒｔｃｍｄ２；ｕｎｓｌｇｎｅｄｓｈｏｒｔｆ？命令字二／／通道／／ＲＴ地址一／／ＲＴ子地址一／／ＲＴ地址二Ｉ／ＲＴ子地址二／／ＲＴ状态字一，瓜Ｔ状态字二ｍｓｇｔｙｐｏ；｜｜食令装鸷ｕｎｓｉｇｎｅｄｓｈｏｒｔｃｈａｎｎｅｌ；ｕｎｓｌｇｎｅｄｓｈｏｒｔｒｔａｄｄｒｌ；ｕｎｓｉｇｎｅｄｓｈｏｒｔｒｔｓｕｂｌ：ｕｎｓｉｇｎｅｄｓｈｏｒｔｌｅｎｇｔｈ＿ｍｏｄｅ；／傲据长度或模式码ｕｎｓｔｇｎｅｄｓｈｏｒｔｒｔａｄｄｒ２；ｕｎｓｉｇｎｅｄｓｈｏｎｒｔｓｕｂ２；ｕｎｓｌｇｎｅｄｓｈｏｒｔＲ，ｒｄａ鲫憾胴享放数据指针，指向数据缓冲ｕｎｓｉｇｎｅｄｓｈｏｒｔＲＴｓｔａｔｕｓｌ；ｕｎｓｉｇｎｅｄｓｈｏｒｔＲＴｓｔａｔｕｓ２；｝；该缓冲区为循环缓冲区，与ＲＴ模式相同，智能卡每处理完成一条信息，就将ＩＤ头指针加３２，并发中断通知主机。ＰＣ／１０４主机一旦监测到ＩＤ头指针和ＩＤ尾指针不相等，将及时的将信息处理，并将ｍ尾指针加３２，直到ｍ头指针与ＩＤ尾指针相同为止。在修改ＩＤ尾指针时当ＩＤ尾指针＝Ｏｘ３０００时，应改为Ｏｘ２０００（低１６位偏移地址）。容，该缓冲区为循环缓冲区．②０】【８０８００００～ｏｘ８０８ｌＦＦＦ定义与ＢＣ，Ｒ肪式相同，为信息数据缓冲区，存放着信息的数据内ＶｘＷｏｒｋｓ环境下１５５３Ｂ智能通信卡的驱动程序开发ＶｘＷｏｒｋｓ操作系统概述ＶｘＷｏｒｋｓ操作系统是Ｗｉｎｄｒｉｖｅｒ（风河）公司设计开发的一种嵌入式实时操作系统，是嵌入式开４．３４．３．１发环境的关键组成部分。它以其良好的可靠性和卓越的实时性被广泛地应用在通信，军事、航空和航天等高精尖技术及实时性要求极高的领域中。ＶｘＷｏｒｋｓ是一个具有可伸缩、可裁减和高可靠性，同时适用于所有流行目标ＣＰＵ平台的实时操作系统。（１）ｖｘｗｏｒｋｓ的主要特点Ｈ”①高性能的微内核设计ＶｘＷｏｒｋｓ的微内核具有全部实时特性，包括迅速的多任务调度、中断支持以及同时支持抢占式调度和时间片轮转调度。与此同时，该微内核还具有系统负担小、对外部事件的响应时间确定等特点。ＶｘＷｏｒｋｓ提供了广泛的任务问通信机制，包括共享内存、消息队列、ｓｏｃｋ啦、远程过程调用（ＲＰＣ）和信号量（Ｓｅｍａｐｈｏｒｅ）等。提供的信号量有三种：二进制（二值）信号量、计数信号量和互斥信号量。②可裁剪的运行软件ＶｘＷｏｒｋｓ具有可裁剪特性，使得开发者可以对操作系统的功能、大小进行增减，从而为自己的应用程序保留了更多的系统资源。利用Ｔｏｒｎａｄｏ的工程项目管理工具，可以十分轻松地对ＶｘＷｏｒｋｓ的各种功能选项进行增减，设计时选用的是Ｔｏｍａｄ０２．２版本。＠丰富的网络支持ＶｘＷｏｒｋｓ是第一个集成标准ＴＣＰ／ＩＰ网络功能的实时操作系统。到目前为止，ＶｘＷｏｒｋｓ的ＴＣＰ／ＩＰ协议支持最新的Ｂｅｒｋｅｌｅｙ网络协议．④ＰＯＳＩＸｌ００３．１ｂ兼容ＶｘＷｏｒｋｓ支持ＰＯＳＩＸｌ００３．１规范的基本系统调用。包括进程原语、文件目录、Ｉ／０原语、语言服务和目录管理等。另外，ＶｘＷｏｒｋｓ还遵循ＰＯＳＩＸｌ００３．１ｂ实时扩展标准，包括异步Ｉ／Ｏ、计数信号置，消息队列、信号、内存管理（页面锁定）和调度控制等．⑤ＢＳＰ移植东南火学硕士学位论文风河公司提供了大量预制的、支持许多商业主板及评估板的ＢＳＰ。同时，ＶｘＷｏｒｋｓ的开放式设计以及高度的可移植性使得用户在使用不同的目标板进行开发时，所做的移植工作量非常小。到目前为止，风河公司提供了超过２００个的ＢＳＰ，当用户在为自己的目标板开发ＢｓＰ时，可以从风河公司的标准ＢＳＰ中选一个最接近的来加以修改。⑥操作系统可选附件为了扩展ＶｘＷｏｒｋｓ的功能，风河公司还提供了一些可选附件，包括ＢＳＰ开发工具包、支持Ｆｌ∞ｈ文件系统的ＴｍｅＦＦＳ组件、用于虚拟存储管理的ＶｘＶＭＩ组件、用于支持多处理器的ＶｘＭＰ组件和ＶｘＦｕｓｉｏｎ组件，以及各种图形，网络方面的组件．⑦可靠性与实时性操作系统的用户希望在一个工作稳定、可以信赖的环境中工作，所以操作系统的可靠性是用户首先要考虑的问题。而稳定、可靠一直是ＶｘＷｏｒｋｓ的一个突出优点。自从对我国的销售解禁以来，ＶｘＷｏｒｋｓ以其良好的可靠性在我国赢得了越来越多的用户。ＶｘＷｏｒｌ（ｓ本身的开销很小，任务调度，任务间通信和中断处理等系统公用程序精练而高效，它们造成的延迟很短。ＶｘＷｏｒｋｓ提供的多任务机制对任务的控制采用了优先级抢占调度（ＰｒｅｅｍｐｔｉｖｅＰｒｉｏｒｉｔｙＳｃｈｅｄｕｌｉｎｇ）和轮转调度（Ｒｏｕｎｄ－ＲｏｂｉｎＳｃｈｅｄｕｌｉｎｇ）机制，也充分保证了可靠的实时性，使同样的硬件配置能满足更强的实时性要求，为应用的开发留下更大的余地。⑧多任务ＶｘＷｏｒｋｓ的多任务环境提伊了一个较好的对真实世界的匹配，因为它允许对应于许多外部事件的多任务执行。系统内核通过给这些任务分配ＣＰＵ时间来获得并发性．＠抢占调度对于基于优先级的抢占调度，每个任务都被指定了优先级，在能够执行的任务（没有被挂起或正在等待资源）中，优先级最高的任务被分配ＣＰＵ资源。即一个高优先级的任务变为可执行态时，它会立即抢占当前正在运行的较低优先级的任务。⑩任务间的通信与同步机制及任务与中断之间的通信机制在一个实时系统中，一般需要多个任务协同完成某个功能。系统必须提供这些任务间的快速且功能强大的通信机制。内核也要提供为了有效地共享不可抢占资源或ｌＩ缶界区所需的同步机制。ＶｘＷｏｒｋｓ中提供了信号量、消息队列和事件等机制来实现任务间的通信与同步。尽管真实世界的事件通常作为中断方式到来，但为了提供有效的排队、优先化和减少中断延时，常希望在中断服务程序（ＩＳＲ）中仅作一些必要的处理，其他的处理工作尽可能交给某个特定的上层任务来处理。所以，任务和ＩＳＲ之间需要存在通信机制。信号量和消息队列同样可以实现该功能．（２）ＭｘＷｏｒｋｓ的基本组件ＶｘＷｏｒｋｓ的基本构成组件包括ＢＳＰ、微内核Ｗｉｎｄ、网络系统、ｃ＋＋支持、文件系统及ＹＯ系统其相关的基本构成组件简介如下ｌ郇Ｊ：①ＢＳＰＶｘＷｏｒｋｓ采用模块化设计方法，把依赖于硬件环境的函数和信息分离出来，放入称为ＢＳＰ的组件中。而ＢＳＰＬｉｂｒａｒｉｅｓ向上层软件提供一致的接口。ＶｘＷｏｒｋｓ在目标机上运行需要相应的ＢＳＰ的支持。ＢＳＰ中包含硬件环境中ＣＰＵ的初始化及系统各项硬件资源的安装和配置，包括ＲＡＭ、Ｃｌｏｃｋ、网络接口、中断控制器等。要使ｖｘｗ酬ｋｓ在某个硬件环境下运行，必须首先完成针对该环境的ＢＳＰ部分。②微内核ｗｉＩｌｄ微内核Ｗｉｎｄ是风河公司自行开发的一种嵌入式操作系统内核，经过不断的改进和修补，现己趋于稳定。最近几个版本的ＶｘＷｏｒｋｓ的Ｗｉｎｄ内核均没有变化。该内核具备标准的嵌入式实时系统的基本特征，如可裁剪性、抢占式任务调度、异步事件响应等。③Ｉ／Ｏ系统ＶｘＷｏｒｋｓ的Ｉ／Ｏ系统提供了操作系统与各硬件设备的接口。ＶｘＷｏｒｋｓ的Ｉ／Ｏ系统主要包括字符设备、块设备、虚拟设备（管道、Ｓｏｃｋｅｔ）、监控设备和网络设备等。在外部接口上，ＶｘＷｏｒｋｓ的Ｉ／Ｏ系统提供标准的ｃ函数库支持ＢａｓｉｃＩ／Ｏ和ＢｕｆｆｅｒｅｄＹＯ。其中．ＢａｓｉｃＩ／０与Ｕｎｉｘ标准兼容，ＢｕｆｆｅｒｅｄＩ／Ｏ与第四章１５５３Ｂ智能通信卡的程序开发ＡＮＳＩＣ兼容。在内部实现上，ＶｘＷｏｒｋｓ的Ｉ／Ｏ系统采用的机制来实现ｌＪＯ系统的快速性和灵活性。这是实时系统的重要特性之一。运行在ＶｘＷｏｒｋｓ上的应用程序通过ＶｘＷｏｒｋｓ的文件系统来访问各设备接口。每个设备都有一个同普通文件一样的文件名，并对它像一个文件一样存取。ＶｘＷｏｒｋｓ的Ｉ／Ｏ系统还支持异步Ｉ／Ｏ（ＡｓｙｎｃｈｒｏｎｏｕｓＩｎｐｕｔ／Ｏｕｔｐｕｔ）。异步ＶＯ使得Ｉ／ｏ操作与调用该操作的程序可以异步地执行从而避免了∞操作速度对应用程序执行的影响。异步ｉ／ｏ通过调用符合ＰＯＳｉＸ标准的ａｉｏＰｘＬｉｂ中的接口来实现。④文件系统件系统及ＲＴ－１ＩＸ件系统。还支持一种名为ＲａｗＶｘＷｏｒｋｓ针对不同的设备提供了多种文件系统。针对块设备，ＶｘＷｏｒｋｓ提供了兼容ＭＳ－ＤＯＳ的文ＦｉｌｅＳｙｓｔｅｍ的文件系统，这种文件系统可将整个硬盘视为单个文件来操纵。ＶｘＷｏｒｋｓ还提供支持磁带设备和ＣＤ．ＲＯＭ设备的文件系统。在内部实现上，ＶｘＷｏｒｋｓ的文件系统并非与各设备直接相连，而是通过标准接口来连接。ＶｘＷｏｒｋｓ在其文件系统、驱动程序及Ｉ／Ｏ系统间都使用标准的接口，使得ＶｘＷｏｒｋｓ的文件系统可以方便地在同类设备间移植。同时，用户也可开发自己的文件系统并通过标准的接口与设备连接．这种实现机制也使ＶｘＷｏｒｋｓ在单一系统中可以包含多种不同的文件系统。⑤网络系统ＶｘＷｏｒｋｓ的网络系统基本上是移植了ＢＳＤ４．４Ｕｎｉｘ的ＴＣＰ／ＩＰ协议栈，仅在实时性上进行了较大的修改，如用Ｓｅｍａｐｈｏｒｅｓ代替原ＴＣＰ／ＩＰ实现中的ＩｎｔｅｒｒｕｐｔＬｏｃｋ和修改原Ｓｏｃｋｅｔ代码中无Ｔｕｎｅｎｕｔ的部分等。这使得网络应用层软件的开发和移植都较为方便。⑥ｃ＋＋支持ＶｘＷｏｒｋｓ提供异常处理、运行时类型信息［ＲＴｎ］、标准模板库［ＳＴＬ］和Ｗｉｎｄ基类等Ｃ＋＋特性支持。４．３．２ＶｘＷｏｒｋｓ驱动程序介绍作为ＩＯ系统与硬件设备之闻的连接层，Ｖｘｗｏｒｋｓ驱动就是屏蔽硬件操作，为ＩＯ系统提供服务，实现一个完整的驱动，需要了解Ｖｘｗｏｒｋｓ下Ｉ／Ｏ的三个基本元素：Ｆｉｌｅ、Ｄｒｉｖｅｒ、Ｄｅｖｉｃｅ。Ｆｉｌｅ是为用户提供设备的统一接口，Ｄｒｉｖｅｒ是实现具体的基本控制函数，是宣接对硬件操作的函数，Ｄｅｖｉｃｅ是一个抽象的硬件设备，是一系列的结构体、变量和宏定义对实际物理设备的定义。对应于三个元素，Ｖｘｗｏｒｋｓ内部有三张表：文件描述符表，驱动程序表，设备列表ｐｌ。（１）文件描述符表ｐ”要访问设备，首先需要调用ｏｐｅｎ或ｅｒｅａｔ打开设备。系统根据参数中的设备名查找设备列表，找到匹配的设备节点后，根据节点信息中的驱动程序号ＦｉｌｅＤｅｓｃｒｉｐｔｏｒＴａｂｌｅＤｒｉｖｃ磷ＤｅｖｉｃｅＩＤＤｒｉｖｅｒｄｅｐｅｎ．ｄｅｎｔｖａｌｕｅ，ＩｎｄｅｘｉｍｏＤｒｉｖｅｒＴａｂｌｅ查找驱动程序表，从而取得驱动程序中相对应的入口例程。在第一次打开后，系统通过一张表来保存设备与驱动的这种关联，供后面的Ｉ／Ｏ调用使用，称之为文件描述符表（ＦＤｔａｂｌｅ），如图４．Ｉ所示。文件描述符表的每一项记录了与设备对应的驱动程序号，而表项的索引就是函数调用后所返回的文件描述符。图４．１文件描述符表文件描述符表的大小是固定的，总共有ＮＩｎ订ＦＩＬＥＳ项，也就是同时能够打开的文件（设备）的最大个数。在ｃｏｒｍｇＡｌｔ．ｈ中，ＮＵＭＦＩＬＥＳ缺省定义为５０。在工程中，可以通过“ＩＯｓｙｓｔｅｍ”组件来修改ＮＵＭＦＩＬＥＳ定义．文件描述符从３开始分配，这是因为０、ｌ、２已经被保留定义为标准输入、输出和错误输出．（２）驱动程序表Ｍ在Ｉ／Ｏ系统内部，ＶｘＷｏｒｋｓ通过一张表来管理已注册的驱动，称之为驱动程序表。驱动程序的初始化就是调用ｉｏｓＤｒｖｌｎｓｔａｌｌ函数注册，Ｉ／０系统在驱动程序表中寻找空闲的位置，在该位置保存驱东南大学硕士学位论文动程序的各个ＦＯ接口指针，最后返回驱动程序号。驱动程序表的大小是固定的，有ＮＩⅡ江ＤＲＩＶＥＲＳ项．（３）设备列表嗍在系统内部，ＶｘＷｏｒｋｓ使用一个设备列表来维护已注册的设备，此设备列表的数据结构为ＸＸ＿ＤＥＶ，一般在驱动程序的头文件中定义，例如ｘｘＤｒｖ．ｈ中。ＸＸＤＥｖ结构头部是一个ＤＥＶ．ＨＤＲ结构（类似ＯＯ中继承），ＤＥＶ＿ＨＤＲ结构是双向链表的节点，Ｉ／Ｏ系统使用它来维护设备，ＸＸ结构的剩下部分被驱动程序用来保存设备信息。ＤＥＶ在完成驱动程序初始化后，系统调用ｘｘＤｅｖＣｒｅａｔｅ函数来创建此驱动程序服务的设备（可能有若干个）。ＸｘＤｅｖＣｒｃａｔｅ初始化该设备，填充设备信息，其设备信息由函数参数传入，然后向ＦＯ系统注册该设备。．图４．２以文件函数里的ｏｐｅｎ为例描述了文件描述表、驱动程序表和设备列表的关系．ＦＤ—ｔａｂｌｅ有ＮＵＭ—ＦＩＬＥＳ项５．返回ＦＤ＿ｔａｂｌｅ该项的索引（ｆｄ＝３）图４．２ｏｐｅｎ调用示例在ＶｘＷｏｒｋｓ中，设备驱动程序有查询方式和中断方式二种。在中断方式下，事件发生是由中断信号确定的，在中断信号没有出现时，驱动程序处于空闲状态。在查询方式下，驱动程序必须生成一个任务来不停地查询相关的寄存器以确定事件的发生州Ｊ。本文采取的是中断方式．４．３．３１５５３Ｂ智能通信卡的驱动设计［ｓ０］ｆ”】１５５３Ｂ智能通信卡驱动的设计主要是完成需要装载到驱动程序表的与文件函数相对应的５个函ｂｃｒｔｃｌｏｓｅｂｃｒｔｂｃｒｔ数ｗｒｉｔｅｂｃｒｔ中ｉｏｃｔｌｎｅｐｏ．。川ｒｅａｄ１０５【函断及在编写这５个函数之前，需要先定义一个设备列表的数据结构Ｐｂｌ５５３数；ｂｃｒｔＤＥＶ：ｔｙｐｅｄｅｆｓｔｒｅｅｔ｛ＤＥＶＨＤＲＰｂｌ５５３Ｈｄｒ，，，设备头数据结构／／设备名／／设备创建标志，，设备打开标志ｃｈａｒ＊ｎａｍｅ；ｂｏｏ！ｉｓｃｒｅａｔｅ；ｂｏｏｌｉｓｏｐｅｎ；其他需要的数据，包括基地址，设备状态等；，Ｉｔ）１５５３ＤＥＶ；／／１５５３Ｂ设备描述符数主要是打开甬＂ｎｅｐｏ．，作工的置设化始初些一行进卡１５５３Ｂ信通对要需，备设在驱动设计中，ｂｃｒｔ比如模式的设置、子地址设置（ＲＴ），命令块或数据的加载等，最后ｂｃｒｔｏｐｅｎｉ函数会返回指向设备描述符的指针，对应到ＦＯ系统，则是返回文件描述府ｆｄ（见４．３．２）．ｂｃｒｔｃｌｏｓｅ函数则是关闭１５５３Ｂ设５６第四章１５５３Ｂ智能通信卡的程序开发各，主要是释放程序中分配的内存。ｂｃｒｔｍｉｏｃｔｌ函数是对通信卡设置的各项操作，包括读写当前工作模式、总线动态切换、设置ＲＴ状态字位，设置ＲＴ相应时限等。这三个函数相对比较简单，只要对硬件熟悉，再根据ＶｘＷｏｒｋｓ操作系统驱动编写的特点就能完成。而在设计中，ｂｃｒｔｍｒｅａｄ、ｂｅｒｔｍｗｒｉｔｅ、ｂｃｒｔｍｉｎｔｅｒｒｕｐｔ程序编写相对复杂。写函数与通信卡的工作模式相关，当通信卡工作在ＢＣ模式下，写函数用于将命令块的内容与数据存放入双ＥＩＲＡＭ的信息标识缓冲区与数据缓冲区，然后再向命令单元写入ＢＣ命令块加载命令。当通信卡工作在ＲＴ模式下，写函数将要发送的子地址数据存入子地址发送数据缓冲区，再写入ＲＴ子系统数据加载命令，并设置相应的命令参数。当通信卡处于ＭＴ模式下，由于此时仅需要监控总线上的状态与数据传输，不需要主动发送数据，所以写函数不工作。读函数是一个与中断相关的函数，中断函数与读函数的数据交换是通过消息队列的方法来完成的。首先利用ＶｘＷｏｒｋｓ提供的ｍｓｇＱＣｒｅａｔｅ＂ｉ函数建立一个消息队列，当中断发生时，中断函数需要判断中断的类型，以确定是否需要接收数据，如果需要，则通过ｍｓｇＱＳｅｎｄ函数发送消息队列。需要调用读函数的任务首先需要通过参数为ＷＡＩＴ．－ＦＯＲＥＶＥＲ的ｍｓｇＱＲｅｃｅｉｖｅ＇甬数，来确定是否收到数据，如果有数据则保存数据供应用层调用，否则任务阻塞等待。ｂｃｒｔ＿ｒｅａｄｉ璃数与ｂｃｒｔ＿ｉｎｔｅｒｒｕｐｔｉｉｉ数没有直接的关系，不需要对硬件操作。中断函数不仅仅完成数据接收的功能，还需要对于其他的中断事件进行相应的相应，比如命令块结束，模式码事件，出错处理等等。设计完成的安装１５５３Ｂ通信卡驱动的函数，给出简单代码：ＳＴＡＴＵＳＰｂｌ５５３ＤＲＶＯ，，驱动安装函数｛ｉｆ（ｂｅｒｔＤｒｖＮｕｍ＞０）ｒｅｔｕｒｎ（ＯＫ）；ｉｆ（（ｂｅｒｔＤｒｖＮｕｍ＝ｉｏｓＤｒｖｌｎｓｔａｌｌ（ｂｃｒｔｏｐｅｎ，Ｏ，ｂｃｒｔｏｐｅｎ，ｂｃｒｔｃｌｏｓｅ，ｂｅｒｔｒｅａｄ，ｂｅｒｔｗｒｉｔｅ，ｂｅｒｔｉｏｅｔｌ）），，如果驱动已经安装，则直接返回一ＥＲＲＯＲ）ｒｅｔｕｒｎＥＲＲＯＲ；，／耳每各函数安装到驱动程序表中，返回一个非Ｏ的驱动号，，中断连接／／开启中断ｉｆ（ｉｎｔＣｏｎｎｅｃｔ（（ＦＵＮＣＰＴＲ＋）（（昀＋３２）＜＜３），ＢｃｒｔＩｎｔ，０）＝＝ＥＰ．ＲＯＲ）ｒｅｔｕｒｎＥＲＲＯＲ；ｓｙｓＩｎｔＥｎａｂｌｅＰＩＣ（ｉｒｑ）；｝创建设备的函数为：ＳＴＡＴＵＳＰｂｌ５５３ＤｅｖＣｒｅａｔｅ０／，宦Ｏ建设备函数｛Ｐｂｌ５５３＿ＤＥＶ。ｂｅｒｔＩ）ｅｖ；ｓｔａｔｉｃｈａｔｂｅｒｔＮｕｍ＝０；ｉｆ（ｂｅｒｔＤｒｖＮｕｍ一０、｛ｅｒｍｏＳｅｔ（跗ｏＬｉｂｒｃｔｕｎｌＮＯＤＲＩＶＥＲ）；，／如果没有安装设备驱动，返回错误ＥＲＲＯＲ；ｌｔ耻ｒｔＮｕｍ＝＝１）｛ｐａｎｔＥｒｒ（。Ｘｎｔｈｅｄｅｖｉｃｅｈａｓａｌｒｅａｄｙｂｅｅｎｉｎｓｔａｌｌｅｄ、ｎ＂）；，ｎ嘲肌ＥＲＲＯＲ；｝ｉｆ（（ｂｅｒｔＤｅｖ＝（ｐｂｌ５５３ＤＥＶ＋）ｍａｌｌｏｅ（ｓｉｚｅｏｆ（Ｐｂｌ５５３ＤＥＶ）））一ＮｔｒＬＬ）５７东南大学硕士学位论文｛ｐｒｉｎｔＥｒｒ（”、Ｉｌｔｈｅ“吐ｍｎＥＲＲＯＲ；ｍｅｍｏｒｙｉｓｎｏｔｅｎｏｕｇｈ，ｃａｎ＇ｔｅｒｅ．ａｔｅｅａｎＸｎ”）；｝ｉｆ０）ｃｒｔＮｕｍ—ｊｏ｛设备的初始化代码；｝ｉｆ（ｉｏｓＤｅｖＡｄｄ（＆ｂｃｒｔＤｅｖ－＞Ｐｂｌ５５３Ｈｄｒ，ｂｃｒｔＤｃｖ－＞ｎａｍｅ，ｂｃｔｔＤｒｖＮｕｍ）＝＝ＥＲＲＯＲ）｛１ｆｃｅｅ（（ｅｈａｒ＊）ｂｒａｉｎｙ）；ｍａｒｅ（ＥＲＲＯＲ）；｝ｒｅｔｕｒｎ（ＯＫ）；，，在设备列表中注册该设备）４．４小结本章主要介绍了１５５３Ｂ智能通信卡的软件设计，主要包括两个方面：一个是智能通信卡上ＡＲＭ处理器固件程序的开发，另一个是ＰＣ／１０４主机驱动程序的开发。智能通信卡与ＰＣ／１０４主机的数据交换通过双口ＲＡＭ实现。ＡＲＭ处理器的程序采用中断响应的结构，根据ＰＣ／１０４命令，１５５３Ｂ总线事件所触发的中断完成相应的程序。ＰＣ／１０４主机采用ＶｘＷｏｒｋｓ操作系统，从实用的角度分配了双口ＲＡＭ地址空间与两者之间的通信接口，编写了相应的驱动程序。５５第五章１５５３Ｂ总线通信系统的测试第五章１５５３Ｂ总线通信系统的测试前面各章对具有如图１．４所示静１５５３Ｂ总线智能通信卡结构的总线通信卡的设计进行了细致深入的讨论。本章主要介绍１５５３Ｂ通信系统的测试。５．１测试平台的建立设计完成的１５５３Ｂ智能通信卡能否在实用系统中正确工作，必须进行相应的测试，搭建的测试实验平台包括一块前面着重介绍的自行开发的１５５３Ｂ智能通信卡，一台ＰＣ／１０４嵌入式计算机，一块美国ＣＯＮＤＯＲ公司ＰＣＩ接Ｉ＝１１５５３Ｂ总线通信卡，一台台式Ｐｃ机。实验平台的基本结构如图５．１所示。１５５３Ｂ总线７５Ｑ７５Ｑ图５．１测试平台的构建测试时两个节点都采用直接耦合的方式，使用双绞线，通信电缆两端各配置一个７５欧姆的匹配电阻。ＰＣ／１０４计算机使用的是盛博公司出品的ＳＣＭ／ＳＰＴ２模块，其ＣＰＵ是一片Ｘ８６兼容的６４位第六代处理器，最高运行速度可达２００ＭＨｚ，使用６４ＭＳＤＲＡＭ内存，集成以太网接口与图形处理器，ＰＳ／２键盘鼠标接口，ＵＳＢ，１ＤＥ，ＣＦ卡等ⅢＪ。使用时将设计的１５５３Ｂ通信卡。插在该主机的ＰＣ／１０４插槽，实物图如图５．２所示。美国ＣＯＮＤＯＲ公司是一家属于ＧＥ（通用电气）旗下的专业从事与嵌入式领域的公司，其１５５３Ｂ产品在市场上具有很高的占有率。实验平台中使用了该公司出品的一块ＰＣＩ接口１５５３Ｂ通信卡，具体型号为：ＰＣＩ一１５５３。硬件实物如图５．３所示。该卡完全遵循３２位的ＰＣＩ２．１规范，支持即插即用，卡上带有两个通道，并且都支持ＢＣ、ＲＴ、ＭＴ工作模式，随卡提供丰富的软件资源，包括ＶｘＷｏｒｋｓ、Ｕｎｉｘ，Ｗｉｎｄｏｗｓ系统驱动，Ｗｉｎｄｏｗｓ操作系统下的高层ＡＰＩ接口，Ｑｕｉｃｋｖｉｅｗ应用软件。Ｑｕｉｃｋｖｉｅｗ软件是利用随卡提供的高层Ａｌｌ函数编写的用户程序，它能够提供基本的ＢＣ、ＲＴ、ＭＴ编程操作功能，一般作为测试诊断工具来使用。该软件使用也很方便，完全用图形化的界面完成硬件的初始化，自测试，通信卡工作模式设定，通道选择与工作启动等功能，设置为ＢＣ、ＲＴ模式时，发送数据可编程，接收数据可显示。５９
